第四章同步時序邏輯電路

1、第四章 同步時序邏輯電路,內(nèi)容： 同步時序邏輯電路概述 觸發(fā)器 同步時序邏輯電路的分析 同步時序邏輯電路的設計,第一節(jié) 同步時序邏輯電路概述,一、時序邏輯電路,1.組合邏輯電路 某一時刻(tk)的輸出（Zi）僅與該時刻的輸入（x1,x2,……，xn）有關，而與以前各時刻（t<tk）的輸入無關。,組合線路,,,,,,,x1(tk),

2、x2(tk),xn(tk),zm(tk),z2(tk),z1(tk),…,…,2.時序邏輯電路 電路的輸出不但取決于該時刻電路的輸入，還取決于電路過去的輸入。,組合線路,存儲元件,,,,,,,,,,,,,,,,,xn,x1,zm,z1,Yv,Y1,yu,y1,…,…,…,…,外部輸入,外部輸出,內(nèi)部輸入,內(nèi)部輸出,①函數(shù)輸出函數(shù) Zi = fi（x1，…，xn，y1，…，yu）控制函數(shù) Yi = gi （x1，…，xn，y

3、1，…，yu）,②現(xiàn)態(tài)（Qn）： tk時刻存儲元件的狀態(tài)輸出 y1(tk),…,yu(tk)。 次態(tài)（Qn+1）： 當前時刻輸入x1,…,xn及現(xiàn) 態(tài) y1(tk),…,yu(tk)共同作用下存儲 元件輸出的新的狀態(tài)。,按其輸入與輸出的關系分為,③

4、分類,Mealy型,Moore型,,Mealy型：輸出Z不僅與該時刻的輸入 （x1,…，xn）有關，而且與現(xiàn)態(tài) （y1,…，yu）有關。Zi = fi（x1，…，xn，y1，…，yu）,Moore型：輸出Z只與現(xiàn)態(tài)（y1,…，yu）有關，而與該時刻的輸入無關；或根本沒有輸出，就以線路的狀態(tài)作為輸出。 Zi = fi（y1,…，yu）,按其工作方式分為,同步時序,異步時序,,同步時序電路：記憶電路

5、狀態(tài)的變化由一個統(tǒng) 一的時鐘脈沖同步，僅在時鐘脈 沖的特定時刻（上升沿或下降 沿）才更新記憶電路的狀態(tài)。,異步時序電路：沒有統(tǒng)一的時鐘信號，各記憶 元件也不受統(tǒng)一時鐘的控制。,二、同步時序邏輯電路的描述,1.輸出方程：由輸出函數(shù)（輸出與輸入

6、、內(nèi)部 輸入的關系）組成的方程。,2.激勵方程：由控制函數(shù)（內(nèi)部輸出與輸入、 內(nèi)部輸入的關系）組成的方程。,3.狀態(tài)方程：由下一個狀態(tài)函數(shù)（內(nèi)部輸入次 態(tài)與輸入、內(nèi)部輸入現(xiàn)態(tài)的關 系）組成的方程。,4.狀態(tài)表：表示現(xiàn)態(tài)、輸入與次態(tài)、輸出之間

7、 的關系。,5.狀態(tài)圖：用圓圈表示狀態(tài)，圓圈內(nèi)文字或數(shù)字 注明狀態(tài)的標志，圓圈之間用箭頭連接，表示狀態(tài)的轉換，箭頭尾端圓圈內(nèi)標明現(xiàn)態(tài)，頭端為次態(tài)，箭上注明發(fā)生轉移的輸入條件、輸出結果。,6.時間圖（波形圖）：用橫軸表示時間，縱軸表示某一值在該時刻的狀態(tài)。,第二節(jié) 觸發(fā)器,觸發(fā)器屬于時序邏輯電路的記憶部件，具有“0” 狀態(tài)和“1”狀態(tài)兩個穩(wěn)定狀態(tài)，用來存儲0或1。,分類,按功能分,R-S型,D型,T型,J-K型,,按觸發(fā)方式分,

8、電位觸發(fā),主從觸發(fā),邊沿觸發(fā),,觸發(fā)器的描述方法：電路圖、真值表（功能圖）、特性方程（狀態(tài)方程）、次態(tài)卡諾圖、時間圖、狀態(tài)圖。,一、R-S觸發(fā)器,1.基本R-S觸發(fā)器,邏輯圖,≥1,≥1,。,。,,,,,,,,,,,,,?,?,Q,Q,R,S,,邏輯符號,R S,,,,,Q,Q,,。,。,狀態(tài)表,0 1 d 0 1 1 d

9、 0,次態(tài)卡諾圖,,00 01 11 10,RS,Q,01,,,狀態(tài)方程,Qn+1=S + RQn,,,SR=0（約束方程）,觸發(fā)器特點： 1.Qn+1不僅與輸入信號有關，而且于Qn有關； 2.電路具有0、1兩個狀態(tài)，且保持穩(wěn)定； 3.穩(wěn)定狀態(tài)下兩輸出端狀態(tài)Q與Q必互為相反。,,2.時鐘控制R-S觸發(fā)器,,R S,,,,cp,,,。,Q,Q,,1,4,3,2,特點：1.時鐘信號決

10、定觸發(fā)器狀態(tài)轉換的時刻；2.輸入信號決定觸發(fā)器轉換后的狀態(tài)；3.CP=0時，狀態(tài)穩(wěn)定不變，CP=1時，觸發(fā)器狀態(tài)隨RS的狀態(tài)翻轉：R為復位端，S為置位端，且R、S不能同時為1。,2.主從R-S觸發(fā)器,,,,,,,,,,,,,,,,,,,,,,,,,,,,1,。,,,,,,?,?,?,,,cp,Q,Q,S,R,,,,從觸發(fā)器,主觸發(fā)器,QM,1,2,3,4,5,6,7,8,二、D觸發(fā)器,1.電位型D觸發(fā)器,,,,,,?,2.維持阻塞型

11、D觸發(fā)器,,,,,,,,,,,,,,,,,,Q,Q,D,cp,?,?,?,,,,,,,,,,,,,,,,,?,?,?,,,,,,,,SD,RD,,,,,,,1,4,3,2,6,5,,,,,,0,特點：1.只有cp上升沿到來時才會改變觸發(fā)器的狀態(tài)；2.cp=1期間，由于維持阻塞的作用，使D信號無效，有效避免了“空翻”現(xiàn)象；3.可作數(shù)據(jù)保存電路，即D鎖存器。,三、JK觸發(fā)器,,,,,,,,,,,,,,,?,?,?,CP,J,K,Q,Q

12、,,,,,,,,,,,,,?,?,1,4,3,2,四、T觸發(fā)器 將JK觸發(fā)器的J、K端相連（T=J=K），即為T觸發(fā)器,功能表,,狀態(tài)表,特征方程,Qn+1=T ⊕Qn,同步時序邏輯電路設計舉例,例1.設計一個序列檢測器,用來檢測串行二進制序列,每當連續(xù)輸入三個(或三個以上)1時,序列檢測器輸出為1,否則輸出0.,作原始狀態(tài)圖,,,,,,,,,,,,0/0,0/0,0/0,0/0,,,1/1,1/1,1/0,1/0,作原始狀

13、態(tài)表,化簡：（觀察法）,狀態(tài)編碼,畫編碼后的最簡狀態(tài)表,確定激勵函數(shù)和輸出函數(shù),狀態(tài)方程：y2n+1 = y1nxy1n+1 = x,輸出方程：Z=y2nx,由特征方程Qn+1=JQ+KQ得:,,,J2=y1xK2=y1x,J1=xK1=x,,,畫電路圖,電路自恢復功能檢測,檢測目的：（1）電路進入無效狀態(tài)時能否在輸入信號和時鐘信號作用下進入有效狀態(tài)；（2）電路進入無效狀態(tài)后，是否會產(chǎn)生錯誤輸出。,檢測方法：畫出電路的狀

14、態(tài)圖，進一步觀察。,例：上題有多余狀態(tài)“01”，所以需檢測。,添加多余狀態(tài)后的狀態(tài)表：,畫狀態(tài)圖,分析：進入“01”狀態(tài)后，輸入x=0或x=1都可進入正常工作狀態(tài)；但輸入x=1后，輸出z=1，錯誤。,修改：Z=xy2y1,畫新電路圖,例2.用D觸發(fā)器設計一個三位串行奇偶校驗電路，當電路串行接收了三位二進制數(shù)，如果1的個數(shù)是偶數(shù)，在收到第三位數(shù)時，電路輸出為1；其余情況下均為0。每三位二進制數(shù)為一組，在收到第三位數(shù)碼后，電路返回初始狀

15、態(tài)，準備接收下一組數(shù)。,建立原始狀態(tài)圖,畫原始狀態(tài)表,化簡（隱含表法）,BCDEFG,A B C D E F,BDCE,BF CG,DF EG,×,×,×,×,×,×,×,×,×,×,×,×,×,×,×,×,√,√,×,&#

16、215;,×,得最大等效類(A),(B),(C),(D,G),(E,F),S0 S1 S2 S3 S4,畫最簡狀態(tài)表,狀態(tài)編碼,,y3y2,y1,00 01 11 10,01,00 01 11 10,y1x,畫編碼后的最簡狀態(tài)表,確定激勵函數(shù)和輸出函數(shù),y3 y2,00 01 11 10,,00 01 11 10,y1x,y3 y2,00 01 11 10,,00

17、 01 11 10,y1x,y3 y2,00 01 11 10,,00 01 11 10,y1x,y3 y2,00 01 11 10,,,,,,,,,,激勵方程：D3=y2+y3xD2=y3y2D1=y3y2x+y3y2x,,,,,,輸出方程：Z=y3y2y1x+y3y2x,,,,畫電路圖,討論,進入無效狀態(tài)后，有自恢復功能，經(jīng)過一個時鐘周期可進入有效狀態(tài)；但進入無效狀態(tài)后有錯誤輸出。,改進：Z=y3y2y1x +