基于eda技術(shù)的電子搶答器設(shè)計與實現(xiàn)

1、<p>　　EDA技術(shù)應(yīng)用總結(jié)報告</p><p>　　年 月 日</p><p><b>　　目錄</b></p><p>　　1.EDA技術(shù)的發(fā)展與應(yīng)用3</p><p>　　1.1EDA概述3</p><p>　　1.2EDA技術(shù)的發(fā)展歷程3</p>

2、<p>　　1.3EDA的發(fā)展方向4</p><p>　　1.4EDA技術(shù)的應(yīng)用5</p><p>　　1.4.1EDA 技術(shù)在工程上的應(yīng)用5</p><p>　　1.4.2EDA 技術(shù)在教學(xué)上的應(yīng)用6</p><p>　　2.電子搶答器的EDA設(shè)計與實現(xiàn)6</p><p>　　2.1 電子搶答器

3、的功能6</p><p>　　2.1.1 第一搶答信號的鑒別和鎖存6</p><p>　　2.1.2 計時功能6</p><p>　　2.1.3 計分功能7</p><p>　　2.1.4犯規(guī)設(shè)置7</p><p>　　2.2 電子搶答器的結(jié)構(gòu)原理7</p><p>　　2.2.1電

4、子搶答器的整體結(jié)構(gòu)7</p><p>　　2.2.2鑒別與鎖存模塊設(shè)計8</p><p>　　2.2.3電子搶答器定時與犯規(guī)模塊設(shè)計8</p><p>　　2.2.4 計分模塊的設(shè)計10</p><p>　　3.電子搶答器的EDA設(shè)計與實現(xiàn)特點11</p><p><b>　　4.總結(jié)12<

5、/b></p><p><b>　　5.參考文獻13</b></p><p>　　1.EDA技術(shù)的發(fā)展與應(yīng)用</p><p><b>　　1.1EDA概述</b></p><p>　　EDA技術(shù)，近十年來隨著微電子和計算機技術(shù)的進步及電子產(chǎn)品市場運作節(jié)奏的進一步加快已邁入了一個全新的階段，其

6、特點是通過軟件方式的設(shè)計和測試，達到對既定功能的硬件系統(tǒng)的設(shè)計和實現(xiàn)。是一種以計算機為工作平臺,利用計算機圖形學(xué)、拓撲邏輯學(xué)、計算數(shù)學(xué)以至人工智能學(xué)等多種計算機應(yīng)用學(xué)科的最新成果而開發(fā)出來的一整套軟件工具；是一種幫助電子設(shè)計工程師從事電子系統(tǒng)設(shè)計的綜合技術(shù)。它的出現(xiàn)極大的改變了傳統(tǒng)的設(shè)計方法、設(shè)計過程乃至設(shè)計觀念，使廣大的電子設(shè)計工程師開始實現(xiàn)“概念驅(qū)動工程”的夢想。設(shè)計師們擺脫了大量的輔助設(shè)計工作，而把精力集中于創(chuàng)造性的方案與概念構(gòu)思

7、上，用新的思路來發(fā)掘硬件設(shè)備的潛力，從而極大地提高了設(shè)計效率，縮短了產(chǎn)品的研制周期。</p><p>　　EDA是電子設(shè)計自動化（Electronic Design Automation）縮寫，是90年代初從CAD（計算機輔助設(shè)計）、CAM（計算機輔助制造）、CAT（計算機輔助測試）和CAE（計算機輔助工程）的概念發(fā)展而來的。EDA技術(shù)是以計算機為工具，根據(jù)硬件描述語言HD（ Hardware Descripti

8、on language）完成的設(shè)計文件，自動地完成邏輯編譯、化簡、分割、綜合及優(yōu)化、布局布線、仿真以及對于特定目標芯片的適配編譯和編程下載等工作。典型的EDA工具中必須包含兩個特殊的軟件包，即綜合器和適配器。綜合器的功能就是將設(shè)計者在EDA平臺上完成的針對某個系統(tǒng)項目的HDL、原理圖或狀態(tài)圖形描述，針對給定的硬件系統(tǒng)組件，進行編譯、優(yōu)化、轉(zhuǎn)換和綜合，最終獲得我們欲實現(xiàn)功能的描述文件；適配器的功能是將由綜合器產(chǎn)生的王表文件配置與指定的目標

9、器件中，產(chǎn)生最終的下載文件，如JED文件。適配所選定的目標器件（FPGA/CPLD芯片）必須屬于在綜合器中已指定的目標器件系列。</p><p>　　1.2EDA技術(shù)的發(fā)展歷程</p><p>　　EDA 技術(shù)是現(xiàn)代電子設(shè)計技術(shù)的核心，就是依賴功能強大的計算機， 在EDA 工具軟件平臺上，對以硬件描述語言HDL為系統(tǒng)邏輯描述手段完成的設(shè)計文件，自動地完成邏輯編譯、邏輯化簡、邏輯分割、邏輯綜

10、合、結(jié)構(gòu)綜合( 布局布線) ，以及邏輯優(yōu)化和仿真測試，直至實現(xiàn)既定的電子線路系統(tǒng)功能。 EDA 技術(shù)使得設(shè)計者的工作僅限于利用軟件的方式，即利用硬件描述語言和EDA 軟件來完成對系統(tǒng)硬件功能的實現(xiàn)。因此， EDA 技術(shù)為現(xiàn)代電子理論和設(shè)計的表達與實現(xiàn)提供了可能性。在過去近30 年的電子技術(shù)的發(fā)展歷程，可大致將EDA 技術(shù)的發(fā)展分為三個階段：</p><p>　　第一階段 20 世紀70 年代，集成電路制作方面,

11、MOS 工藝已得到廣泛的應(yīng)用。 可編程邏輯技術(shù)及其器件已經(jīng)問世， 計算機作為一種運算工具已在科研領(lǐng)域得到廣泛的應(yīng)用。 而在后期， CAD 的概念已見雛形。這一階段人們開始利用計算機取代手工勞動， 輔助進行集成電路版圖編輯、PCB 布局布線等工作。</p><p>　　第二階段 20 世紀80 年代,，集成電路設(shè)計進入了CMOS( 互補場效應(yīng)管) 時代.。復(fù)雜可編程邏輯器件已進入商業(yè)應(yīng)用， 相應(yīng)的輔助設(shè)計軟件也已投

12、入使用。而在80 年代末，出現(xiàn)了FPGA( F) ，CAE 和CAD 技術(shù)的應(yīng)用更為廣泛，它們在PCB 設(shè)計方面的原理圖輸入、自動布局布線及PCB 分析，以及邏輯設(shè)計、邏輯仿真、布爾方程綜合和化簡等方面擔(dān)任了重要的角色，特別是各種硬件描述語言的出現(xiàn)、應(yīng)用和標準化方面的重大進步，為電子設(shè)計自動化必須解決的電路建模、標準文檔及仿真測試奠定了基礎(chǔ)。</p><p>　　第三階段 進入20 世紀90 年代，隨著硬件描述語

13、言的標準化得到進一步的確立，計算機輔助工程、輔助分析和輔助設(shè)計在電子技術(shù)領(lǐng)域獲得更加廣泛的應(yīng)用，與此同時電子技術(shù)在通信、計算機及家電產(chǎn)品生產(chǎn)中的市場需求和技術(shù)需求，極大地推動了全新的電子設(shè)計自動化技術(shù)的應(yīng)用和發(fā)展。特別是集成電路設(shè)計工藝步入了超深亞微米階段，百萬門以上的大規(guī)模ASIC 設(shè)計技術(shù)的應(yīng)用，促進了EDA技術(shù)的形成。更為重要的是各EDA 公司致力于兼容各種硬件實現(xiàn)方案和支持標準硬件描述語言的EDA 工具軟件的研究，都有效地將ED

14、A 技術(shù)推向成熟。</p><p>　　1.3EDA的發(fā)展方向</p><p>　　EDA技術(shù)在進入21世紀后，由于更大規(guī)模的FPGA器件的不斷推出，在仿真和設(shè)計兩方面支持標準硬件描述語言的功能強大的EDA軟件不斷更新、增加，使電子EDA技術(shù)得到了更大的發(fā)展。電子技術(shù)全方位納入EDA領(lǐng)域，EDA使得電子領(lǐng)域各學(xué)科的界限更加模糊，更加互為包容，突出表現(xiàn)在以下幾個方面：使電子設(shè)計成果以自主知識

15、產(chǎn)權(quán)的方式得以明確表達和確認成為可能；基于EDA工具的ASIC設(shè)計標準單元已涵蓋大規(guī)模電子系統(tǒng)及IP核模塊；軟硬件IP核在電子行業(yè)的產(chǎn)業(yè)領(lǐng)域、技術(shù)領(lǐng)域和設(shè)計應(yīng)用領(lǐng)域得到進一步確認；soc高效低成本設(shè)計技術(shù)的成熟。隨著半導(dǎo)體技術(shù)、集成技術(shù)和計算機技術(shù)的迅猛發(fā)展，電子系統(tǒng)的設(shè)計方法和設(shè)計手段都發(fā)生了很大的變化?？梢哉f電子EDA技術(shù)是電子設(shè)計領(lǐng)域的一場革命。傳統(tǒng)的“固定功能集成塊十連線”的設(shè)計方法正逐步地退出歷史舞臺，而基于芯片的設(shè)計方法正成

16、為現(xiàn)代電子系統(tǒng)設(shè)計的主流。作為高等院校有關(guān)專業(yè)的學(xué)生和廣大的電子工程師了解和掌握這一先進技術(shù)是勢在必行，這不僅是提高設(shè)計效率的需要，更是時代發(fā)展的需求，只有掌握了EDA技術(shù)才有能力參與世界電子工業(yè)市場的競爭，才能生存與發(fā)展。隨著科技的進步，電子產(chǎn)品的更</p><p>　　1.4EDA技術(shù)的應(yīng)用</p><p>　　1.4.1EDA 技術(shù)在工程上的應(yīng)用</p><p&g

17、t;　　EDA 技術(shù)廣泛應(yīng)用于科研工作和新產(chǎn)品的開發(fā)中。由于該技術(shù)設(shè)計電子系統(tǒng)具有用軟件的方式設(shè)計硬件的特點, 和系統(tǒng)可現(xiàn)場編程、在線升級, 整個系統(tǒng)可集中在一個芯片等特點, 使該技術(shù)應(yīng)用在科研和產(chǎn)品的開發(fā)中有著巨大的優(yōu)勢。EDA 技術(shù)廣泛應(yīng)用于傳統(tǒng)機電設(shè)備的升級換代和技術(shù)改造。傳統(tǒng)機電設(shè)備的電氣控制系統(tǒng), 如果利用EDA 技術(shù)進行重新設(shè)計或進行技術(shù)改造, 不但設(shè)計周期短、設(shè)計成本低, 而且將提高產(chǎn)品或設(shè)備的性能, 縮小產(chǎn)品體積, 提高

18、產(chǎn)品的技術(shù)含量, 提高產(chǎn)品的附加值。</p><p>　　EDA 技術(shù)廣泛應(yīng)用于專用集成電路的開發(fā)，從事電子產(chǎn)品設(shè)計、開發(fā)等工作的人員, 經(jīng)常要求對所設(shè)計的電路進行實物模擬和調(diào)試。其目的,一是為了驗證所設(shè)計的電路是否能達到設(shè)計要求的技術(shù)指標, 另一方面, 通過改變電路元器件的參數(shù),使整個電路性能達到最佳值。EDA 技術(shù)能將電子產(chǎn)品從電路設(shè)計、性能分析到設(shè)計出印刷電路板的整個過程在計算機上自動處理完成。一臺電子產(chǎn)品

19、的設(shè)計過程, 從概念的確立, 到包括電路原理、PCB 版圖、單片機程序、機內(nèi)結(jié)構(gòu)、外觀界面、熱穩(wěn)定性分析、電磁兼容性分析在內(nèi)的物理級設(shè)計, 再到PCB 鉆孔圖、自動貼片、焊膏漏印、元器件清單、總裝配圖等生產(chǎn)所需資料等等全部在計算機上完成。EDA 技術(shù)借助計算機存儲量大、運行速度快的特點, 可對設(shè)計方案進行人工難以完成的模擬評估、設(shè)計檢驗、設(shè)計優(yōu)化和數(shù)據(jù)處理等工作。EDA 已經(jīng)成為集成電路、印制電路板、電子整機系統(tǒng)設(shè)計的主要技術(shù)手段。&l

20、t;/p><p>　　1.4.2EDA 技術(shù)在教學(xué)上的應(yīng)用</p><p>　　EDA 技術(shù)廣泛應(yīng)用于高校電類專業(yè)的實踐教學(xué)工作中, 在EDA 實驗室不需要添加任何新的東西, 即可設(shè)計出各種比較復(fù)雜的數(shù)字系統(tǒng), 如頻率計、交通控制燈、秒表等。</p><p>　　隨著電子技術(shù)的飛速發(fā)展, 新器件與新實驗方法層出不窮, 傳統(tǒng)的教學(xué)、實驗方法已落后于時代的發(fā)展。各大院校相繼

21、建立起電子電工實驗中心與EDA 教學(xué)實驗室, 確立了實際操作與計算機模擬仿真相結(jié)合的實驗教學(xué)方式, 利用現(xiàn)代科技條件并充分挖掘現(xiàn)有儀器設(shè)備的潛力, 從培養(yǎng)學(xué)生運用知識和提高實際工作能力出發(fā), 突出創(chuàng)新教育, 注重對學(xué)生創(chuàng)新能力的培養(yǎng), 形成一個靈活多樣、適應(yīng)不同層次、不同專業(yè)要求的新型的教學(xué)、實驗體系, 以適應(yīng)面向21 世紀人才培養(yǎng)的需要。電子設(shè)計自動化教學(xué)的計算機化以及電子實驗的數(shù)字化、計算機化是毫無爭議的發(fā)展趨勢。利用當今最先進 E

22、WB、 PSPICE、 IsSpice4等電子電路設(shè)計軟件以及其它一些自動化設(shè)計軟件, 完成電子電路的計算機輔助設(shè)計、大規(guī)模集成電路設(shè)計實驗、現(xiàn)場可編程門陣列( FPGA ) 和可編程邏輯器件( PLD) 的實驗以及印刷電路板( PCB) 的設(shè)計。學(xué)生在計算機上完成電路設(shè)計計算、電路模擬和印刷電路板設(shè)計, 并在實驗室完成實際制作, 培養(yǎng)學(xué)生設(shè)計電路系統(tǒng)的能力和實際操作的能力。以上這些教學(xué)的新手段已稍稍地走進了電子技術(shù)的課堂和實驗室, 正

23、在改變著電子</p><p>　　2.電子搶答器的EDA設(shè)計與實現(xiàn)</p><p>　　2.1 電子搶答器的功能</p><p>　　2.1.1 第一搶答信號的鑒別和鎖存</p><p>　　該電子搶答器共設(shè)4個組別， 每組控制一個搶答開關(guān)， 分別為a， b， c， d。在主持人發(fā)出搶答指令后， 若有參賽者按搶答器按鈕， 則該組指示燈亮， 同

24、時顯示器顯示出搶答者的組別。同時， 電路處于自鎖狀態(tài)， 以使其他組的搶答器按鈕不起作用。</p><p>　　2.1.2 計時功能</p><p>　　在初始狀態(tài)時， 主持人可以設(shè)置答題時間的初時值。在主持人對搶答組別進行確認， 并給出倒計時計數(shù)開始信號以后， 搶答者便可開始回答問題。此時， 顯示器從初始值開始倒計時， 計至0時停止計數(shù)， 同時揚聲器發(fā)出超時報警信號。若參賽者在規(guī)定的時間內(nèi)

25、回答完問題， 主持人即可給出計時停止信號， 以免揚聲器鳴叫。</p><p>　　2.1.3 計分功能</p><p>　　在初始狀態(tài)時， 主持人可以給每組設(shè)置初始分值。每組搶答完后， 由主持人打分， 答對一次加1分， 答錯一次減1分。</p><p><b>　　2.1.4犯規(guī)設(shè)置</b></p><p>　　對提前搶

26、答者和超時搶答者給予蜂鳴警示，并顯示犯規(guī)組別。</p><p>　　2.2 電子搶答器的結(jié)構(gòu)原理</p><p>　　2.2.1電子搶答器的整體結(jié)構(gòu)</p><p>　　電子搶答器的整體結(jié)構(gòu)如圖1所示， 它包括鑒別與鎖存模塊、定時與犯規(guī)設(shè)置模塊以及計分模塊。</p><p>　　圖1 電子搶答器整體結(jié)構(gòu)</p><p>

27、;　　2.2.2鑒別與鎖存模塊設(shè)計</p><p>　　鑒別與鎖存模塊的主要功能是用于判斷a、b、c、d四個組別搶答的先后， 記錄最先搶答的組別號碼， 并且不再接受其它輸入信號， 而對最先搶答的組別鎖存， 同時顯示最先搶答的組別。根據(jù)以上功能要求， 該模塊的源程序必須包含四個搶答輸入信號?，F(xiàn)將其信號分別設(shè)為a、b、c、d； 搶答時必須要有一個允許開始搶答信號， 將其信號設(shè)為sta， 該信號輸入后， 其輸出指示燈亮

28、， 以便選手知道允許搶答信號已發(fā)出， 故可設(shè)置一個sta的輸出指示燈信號為start； 為了鑒別最先搶答者， 可分別設(shè)置a、b、c、d組的輸出指示燈為led_a、led_b、led_c、led_d， 同時設(shè)置顯示最先搶答組別號碼的輸出信號為states [3..0]； 為了使系統(tǒng)進入重新?lián)尨馉顟B(tài)， 還需要設(shè)置一個系統(tǒng)復(fù)位信號， 可將其設(shè)為rst。其鑒別與鎖存模塊的仿真波形如圖2所示。</p><p>　　圖2 鑒

29、別與鎖存模塊的仿真波形</p><p>　　通過圖2可以看出， 當rst=1時， 系統(tǒng)處于初始狀態(tài)， 此時所有輸入均無效； 當rst=0且sta=0時， 搶答無效； 而當rst=0且sta=1時， start指示燈亮， d組為最先有效搶答組別， led_d指示燈亮，并顯示搶答成功組別d組為“0100”。通過圖2的仿真圖及分析說明， 可見其鑒別與鎖存模塊的功能設(shè)計正確。</p><p>　　

30、2.2.3電子搶答器定時與犯規(guī)模塊設(shè)計</p><p>　　定時與犯規(guī)模塊的主要功能是用來對答題限時。當?shù)褂嫊r時間計為0時， 系統(tǒng)將輸出報警信號， 以對提前搶答者給予蜂鳴警示并顯示犯規(guī)組別號碼。</p><p>　　根據(jù)以上功能設(shè)計要求， 該模塊需要設(shè)置一個倒計數(shù)器來限制答題時間， 可將其信號設(shè)為time [7..0]。為了使倒計時器能夠開始或停止工作， 應(yīng)設(shè)置一個計時使能輸入信號en；

31、為了確定是否有選手提前搶答或超時答題， 可將允許搶答信號sta和四個搶答輸入(a、b、c、d)、顯示搶答成功組別states [3..0]、系統(tǒng)時鐘信號clk_1hz等作為輸入信號， 而將犯規(guī)報警器信號alarm和犯規(guī)組別顯示offender作為輸出信號。為了使蜂鳴器停止報警或使系統(tǒng)重新進入有效搶答狀態(tài)， 應(yīng)設(shè)置系統(tǒng)復(fù)位輸入信號rst。定時與犯規(guī)模塊的仿真波形</p><p>　　如圖3所示， 其中圖3 (a)

32、為搶答犯規(guī)及暫停計時控制功能的仿真， 圖3 (b) 為答題犯規(guī)控制功能</p><p>　　圖3（a）搶答犯規(guī)及暫停計時控制功能的仿真圖3(b) 答題犯規(guī)控制功能的仿真</p><p>　　通過圖3 (a) 可以看出， 當rst=1時， 搶答無效， 倒計時器初始值設(shè)為60s； 當rst=0， 且sta=0時， d組提前搶答， 報警器開始報警， offender顯示犯規(guī)組別“0100”， 說

33、明提前犯規(guī)組別為d組。此后主持人按下rst鍵， 使rst=1， 此時報警器停止報警， 系統(tǒng)進入初始狀態(tài)； 而當rst=0且sta=1， a組搶答成功， 計時使能信號en=1， 當時鐘信號clk_1hz的上升沿來時， 倒計時器開始計時， 當a組在限定時間內(nèi)回答完問題， 主持人按下計時使能信號， 使en=0， 倒計時器停止計時， 同時防止報警器報警。而通過圖3 (b) 可以看出， 當rst=0， sta=1時，a組搶答成功， 但沒在限定時間

34、內(nèi)回答完問題，60s倒計時時間計為0時， 報警器開始報警， of-fender顯示犯規(guī)組別為“0001”， 說明超時犯規(guī)組別為a組； 主持人按下復(fù)位鍵， 使rst=1， 報警器停止報警， offender顯示“0000”， 即將犯規(guī)組別的號碼清零， 系統(tǒng)重新進入初始狀態(tài)。</p><p>　　2.2.4 計分模塊的設(shè)計</p><p>　　計分模塊的主要功能是對搶答成功并答對的組別進行加分

35、操作或?qū)尨鸪晒Φ疱e的組別進行減分操作， 同時通過譯碼顯示電路顯示出來。根據(jù)以上的功能設(shè)計要求， 該模塊需要將加、減分操作add、sub和系統(tǒng)時鐘clk_1hz作為輸入信號， 而各組別的分數(shù)顯示作為輸出信號aa0[3..0]、bb0 [3..0]、cc0 [3..0]、dd0 [3..0]； 為了確定給哪個組別加或減分， 需要有一個搶答成功組別的輸入信號， 可將其設(shè)為chose。為了使系統(tǒng)能進入下一輪的搶答， 應(yīng)設(shè)置系統(tǒng)復(fù)位輸入信號r

36、st。其計分模塊的仿真模型如圖4所示。通過圖4可以看出， 當rst=1時， 系統(tǒng)進入初始狀態(tài)， a、b、c、d 組的初始分值都為5， 當add=1， 系統(tǒng)時鐘信號clk_1hz的一個上升沿到來時， 就給chose當前鑒別的組別“0001” 組加1分，當sub=1， 系統(tǒng)時鐘信號clk_1hz來一個上升沿時，就給chose當前鑒別的組別“0010” 組減1分。</p><p>　　圖4 計分模塊的波形仿真圖<

37、/p><p>　　3.電子搶答器的EDA設(shè)計與實現(xiàn)特點</p><p>　　電子搶答器的EDA設(shè)計與實現(xiàn)可編程邏輯器件(FPGA) 為設(shè)計載體， 以硬件描述語言(VHDL) 為主要表達方式， 以QuartusⅡ開發(fā)軟件和GW48EDA開發(fā)系統(tǒng)為設(shè)計工具設(shè)計了一種具有第一搶答信號鑒別和鎖存、計時和計分， 并可對提前搶答和超時搶答進行蜂鳴警示等功能的電子搶答器。VHDL 即超高速集成電路硬件描述語

38、言, 是作為電子設(shè)計主流硬件的描述語言。它具有很強的電路描述和建模能力, 能從多個層次對數(shù)字系統(tǒng)進行建模和描述, 從而大大簡化了硬件設(shè)計任務(wù), 提高了設(shè)計可靠性, 用VHDL 進行電子系統(tǒng)設(shè)計的一個很大的優(yōu)點是設(shè)計者可以專心致力于其功能的實現(xiàn), 而不需要對不影響功能與工藝有關(guān)的因素花費過多的時間和精力。硬件描述語言可以在三個層次上進行電路描述, 其層次由高到低, 分為行為級、幾級和門電路級。應(yīng)用VHDL 進行電子系統(tǒng)設(shè)計有以下優(yōu)點: (

39、 1) VHDL 的寬范圍描述能力使它成為高層次設(shè)計的核心, 將設(shè)計人員的工作重心提高到了系統(tǒng)功能的實現(xiàn)與調(diào)試, 只需花較少的精力用于物理實現(xiàn)。( 2) VHDL 可以用簡潔明確的代碼描述來進行復(fù)雜控制邏輯的設(shè)計, 靈活且方便, 而且也便于</p><p>　　電子搶答器分別利用原理圖設(shè)計和硬件描述高級語言( VHDL)設(shè)計的優(yōu)點完成了對應(yīng)單元的電路設(shè)計, 使系統(tǒng)較為簡潔合理。利用復(fù)雜可編程器件( CPLD )實

40、現(xiàn)了搶答器的系統(tǒng)功能, 使電路引腳定義自如, 實際印制板布線靈活, 應(yīng)用可靠。應(yīng)用復(fù)雜可編程器件的軟硬件特點和在系統(tǒng)可編程( isp)技術(shù), 按具體發(fā)展的要求, 還可對系統(tǒng)的功能進行再編程設(shè)計來不斷完善系統(tǒng)功能, 縮短設(shè)計周期, 同時保證設(shè)計系統(tǒng)的高可靠性。本文分別利用原理圖設(shè)計和硬件描述高級語言( VHDL)設(shè)計的優(yōu)點完成了對應(yīng)單元的電路設(shè)計, 使系統(tǒng)較為簡潔合理。利用復(fù)雜可編程器件( CPLD )實現(xiàn)了搶答器的系統(tǒng)功能, 使電路引腳

41、定義自如, 實際印制板布線靈活, 應(yīng)用可靠。應(yīng)用復(fù)雜可編程器件的軟硬件特點和在系統(tǒng)可編程( isp)技術(shù), 按具體發(fā)展的要求, 還可對系統(tǒng)的功能進行再編程設(shè)計來不斷完善系統(tǒng)功能, 縮短設(shè)計周期, 同時保證設(shè)計系統(tǒng)的高可靠性。并闡述了電子搶答器的工作原理和軟硬件實現(xiàn)方法。并對電子搶答器的各部分模塊進行了時序仿真和硬件驗證， 結(jié)果表明， 該電路能夠?qū)崿F(xiàn)其所要求的功能。另外， 由于FPGA芯片體積小， 功耗低</p><p

42、><b>　　4.總結(jié)</b></p><p>　　EDA技術(shù)為現(xiàn)代數(shù)字系統(tǒng)理論和設(shè)計的表達與應(yīng)用提供了可能性，它已不是某一學(xué)科的分支，而是一門綜合性學(xué)科。EDA技術(shù)打破了計算機軟件與硬件間的壁壘，使計算機的軟件技術(shù)與硬件實現(xiàn)、設(shè)計效率和產(chǎn)品性能合二為一，它代表了數(shù)字電子設(shè)計技術(shù)和應(yīng)用技術(shù)的發(fā)展方向。</p><p>　　21世紀將是EDA技術(shù)的高速發(fā)展時期,并

43、著眼于數(shù)字邏輯向模擬電路和數(shù)?；旌想娐返姆较虬l(fā)展。EDA將會超越電子設(shè)計的范疇進入其他領(lǐng)域，隨著基于EDA的SoC設(shè)計技術(shù)的發(fā)展、軟硬核功能庫的建立、IP核復(fù)用，以及基于HDL的自頂向下的設(shè)計理念的確立，未來的電子系統(tǒng)級設(shè)計(ESL)將不再是電子工程師們的專利。</p><p><b>　　5.參考文獻</b></p><p>　　[1]李 洋 《EDA技術(shù)實用教程》

44、 北京： 機械工業(yè)出版社 2008</p><p>　　[2]符興昌 EDA 技術(shù)在數(shù)字系統(tǒng)設(shè)計分析中的應(yīng)用[J].微計算機信息,2006,5-2章:267-269頁.</p><p>　　[3]胡丹 基于VHDL的智力競賽搶答器的設(shè)計與實現(xiàn)[J].現(xiàn)代機械，2007</p><p>　　[4]張彩珍 EDA的發(fā)展及組成 蘭州鐵道學(xué)院學(xué)報 2002年第6期2—3頁