數(shù)電六進(jìn)制同步減法課程設(shè)計(jì)

1、<p><b>　　目錄</b></p><p>　　數(shù)字電子設(shè)計(jì)部分1</p><p>　　1課程設(shè)計(jì)的目的與作用1</p><p>　　2 課程設(shè)計(jì)的任務(wù)1</p><p><b>　　3電路設(shè)計(jì)方案1</b></p><p>　　3.1 六進(jìn)制同步減法

2、器設(shè)計(jì)電路的理論分析1</p><p>　　1.2串行序列發(fā)生電路設(shè)計(jì)5</p><p>　　1.3二十四進(jìn)制計(jì)數(shù)器電路設(shè)計(jì)9</p><p>　　4設(shè)計(jì)總結(jié)和體會(huì)11</p><p><b>　　5參考文獻(xiàn)12</b></p><p><b>　　數(shù)字電子設(shè)計(jì)部分<

3、/b></p><p>　　1課程設(shè)計(jì)的目的與作用</p><p>　　隨著科技的進(jìn)步和社會(huì)的發(fā)展，數(shù)字電路在各種電器中的應(yīng)用越來越廣泛。0、1代碼的簡易變換能夠?qū)崿F(xiàn)復(fù)雜的邏輯功能使得數(shù)字電路的實(shí)現(xiàn)效率很高。課程設(shè)計(jì)的目的是通過實(shí)際設(shè)計(jì)并搭建一些簡易但典型的數(shù)字電路來加深對(duì)各邏輯器件邏輯功能的理解。課程設(shè)計(jì)能夠使我們更進(jìn)一步理解課堂上所學(xué)的理論知識(shí)，同時(shí)又能鍛煉我們的動(dòng)手能力和分析問

4、題解決問題的能力。</p><p><b>　　2 課程設(shè)計(jì)的任務(wù)</b></p><p>　　1、六進(jìn)制同步減法計(jì)數(shù)器（無效態(tài)：010，011）</p><p>　　2、串行序列檢測(cè)器（檢測(cè)序列：101110）</p><p>　　3、二十四進(jìn)制計(jì)數(shù)器</p><p><b>　　3電

5、路設(shè)計(jì)方案</b></p><p>　　3.1 六進(jìn)制同步減法器設(shè)計(jì)電路的理論分析</p><p><b>　　設(shè)計(jì)的總體框圖</b></p><p>　　cp 三位二進(jìn)制同步減法計(jì)數(shù)器</p><p><b>　　圖1</b></p><p&

6、gt;　　1.原始狀態(tài)圖的建立：</p><p>　　所給無效狀態(tài)為010,011，對(duì)其余有效狀態(tài)進(jìn)行邏輯抽象可以得到減法器設(shè)計(jì)電路的原始狀態(tài)圖如圖2所示：</p><p>　　/1 /0 /0 /0 /0</p><p>　　000 111 110 101 100 001</p

7、><p>　　/0 /Y 排列：Q2nQ1nQ0n</p><p>　　圖2減法器的狀態(tài)圖 </p><p>　　2.時(shí)鐘方程、輸出方程和狀態(tài)方程：</p><p>　　由于JK觸發(fā)器功能齊全、使用靈活，本設(shè)計(jì)選用3個(gè)CP下降沿觸發(fā)的邊沿ＪＫ觸發(fā)器。采用同步方案，故取CP0= CP1= CP2= C

8、P (CP 是整個(gè)設(shè)計(jì)的時(shí)序電路的輸入時(shí)鐘脈沖)。題中所給無效狀態(tài)是010、011，其所對(duì)應(yīng)的最小項(xiàng)和為約束項(xiàng)。由圖2所示狀態(tài)圖所規(guī)定的輸出與現(xiàn)態(tài)之間的邏輯關(guān)系，可以直接畫出輸出信號(hào)Y的卡諾圖，如圖3所示： </p><p><b>　　Q1nQ0n</b></p><p>　　Q2n 00 01 11 10&

9、lt;/p><p><b>　　0</b></p><p>　　1 </p><p>　　圖3 輸出Y的卡諾圖</p><p>　　由以上卡諾圖可得輸出狀態(tài)方程為：Y= 。</p><p>　　由圖2可得到電路次態(tài)Q2n+1Q1n+1Q0n+1的卡諾圖

10、如圖4所示。再分解開便可得到如圖5所示各觸發(fā)器的次態(tài)卡諾圖。</p><p><b>　　Q1nQ0n</b></p><p>　　Q2n 00 01 11 10</p><p><b>　　0</b></p><p><b>　　1 &l

11、t;/b></p><p>　　圖4電路次態(tài)Q2n+1Q1n+1Q0n+1的卡諾圖</p><p><b>　　Q1nQ0n</b></p><p>　　Q2n 00 01 11 10</p><p><b>　　0</b></p>

12、<p>　　1 (a) Q2n+1的卡諾圖</p><p><b>　　Q1nQ0n</b></p><p>　　Q2n 00 01 11 10</p><p><b>　　0</b></

13、p><p><b>　　1</b></p><p>　　(b) Q1n+1的卡諾圖</p><p><b>　　Q1nQ0n</b></p><p>　　Q2n 00 01 11 10</p><p><b>

14、　　0 </b></p><p>　　1 </p><p>　　(c) Q0n+1的卡諾圖</p><p>　　圖5各觸發(fā)器次態(tài)的卡諾圖</p><p>　　顯然，由圖5所示各卡諾圖便可很容易地得到各狀態(tài)方程為：</p><p><b>　　Q2

15、n+1=</b></p><p><b>　　Q1n+1= </b></p><p><b>　　Q0n+1=</b></p><p>　　由ＪＫ觸發(fā)器的特性方程：Qn+1＝Ｊ＋，變換狀態(tài)方程，使之與特性方程的形式一致便可得</p><p><b>　　Q2n+1=</b

16、></p><p><b>　　Q1n+1 = </b></p><p><b>　　Q0n+1=</b></p><p>　　由以上各狀態(tài)方程變換式比較觸發(fā)器特性方程可得各個(gè)觸發(fā)器的驅(qū)動(dòng)方程為：</p><p><b>　　J0=K0=1;</b></p>

17、<p><b>　　, K1=;</b></p><p><b>　　K2=</b></p><p>　　3.根據(jù)所選用的觸發(fā)器和時(shí)鐘方程、驅(qū)動(dòng)方程，便可以畫出如圖6所示的邏輯電路圖。無效狀態(tài)為010、011，帶入驅(qū)動(dòng)方程進(jìn)行計(jì)算，結(jié)果如下：</p><p>　　/0 /0</p>

18、<p>　　011 010 111（有效狀態(tài)）</p><p>　　所以設(shè)計(jì)電路能夠跳出無效狀態(tài)自行啟動(dòng)，符合設(shè)計(jì)要求。</p><p>　　圖6 設(shè)計(jì)電路的邏輯電路圖</p><p>　　串行序列發(fā)生電路設(shè)計(jì)</p><p><b>　　設(shè)計(jì)的總體框圖</b></p>

19、;<p>　　輸入脈沖 cp 串行序列發(fā)生器串行序列輸出</p><p><b>　　圖7</b></p><p>　　1.進(jìn)行邏輯抽象，建立原始狀態(tài)圖： </p><p>　　檢測(cè)電路的輸入信號(hào)是串行數(shù)據(jù)，輸出信號(hào)是檢測(cè)結(jié)果，從起始狀態(tài)出發(fā)，要記錄連續(xù)輸入序列101110的情況，假設(shè)去掉無效狀態(tài)010、011，根

20、據(jù)設(shè)計(jì)要求可以建立如圖8所示的原始狀態(tài)圖：</p><p>　　111 110 101 100 001 000 </p><p>　　列：Q2nQ1nQ0n</p><p>　　圖8 原始狀態(tài)卡諾圖 </p><p>　　2.輸出狀態(tài)Y的卡諾圖如圖9所示： &l

21、t;/p><p><b>　　Q1nQ0n</b></p><p>　　Q2n 00 01 11 10</p><p><b>　　0</b></p><p>　　1 圖9輸出狀態(tài)Ｙ的卡諾圖</p><p><

22、b>　　Q1nQ0n</b></p><p>　　Q2n 00 01 11 10</p><p><b>　　0</b></p><p><b>　　1</b></p><p>　　圖10電路次態(tài)Q2n+1Q1n+1Q0n+1的卡

23、諾圖</p><p>　　由以上卡諾圖可知輸出狀態(tài) </p><p>　　3.選擇觸發(fā)器，求時(shí)鐘方程、輸出方程和狀態(tài)方程 </p><p><b>　　Q1nQ0n</b></p><p>　　Q2n 00 01 11 10</p><p&

24、gt;<b>　　0</b></p><p>　　1 (a) Q2n+1的卡諾圖</p><p><b>　　Q1nQ0n</b></p><p>　　Q2n 00 01 11 10</p>&

25、lt;p><b>　　0</b></p><p><b>　　1</b></p><p>　　(b) Q1n+1的卡諾圖</p><p><b>　　Q1nQ0n</b></p><p>　　Q2n 00 01 11

26、 10</p><p><b>　　0 </b></p><p>　　1 </p><p>　　(c) Q0n+1的卡諾圖</p><p>　　圖11各觸發(fā)器次態(tài)的卡諾圖 </p><p>　　顯然，由圖11所示各卡諾圖便可很容易地得到各狀態(tài)方

27、程為：</p><p><b>　　Q2n+1=</b></p><p><b>　　Q1n+1= </b></p><p><b>　　Q0n+1=</b></p><p>　　由ＪＫ觸發(fā)器的特性方程：Qn+1＝Ｊ＋，變換狀態(tài)方程，使之與特性方程的形式一致便可得</p&

28、gt;<p><b>　　Q2n+1=</b></p><p><b>　　Q1n+1 = </b></p><p><b>　　Q0n+1=</b></p><p>　　由以上各狀態(tài)方程變換式比較觸發(fā)器特性方程可得各個(gè)觸發(fā)器的驅(qū)動(dòng)方程為：</p><p><

29、;b>　　J0=K0=1;</b></p><p><b>　　, K1=;</b></p><p><b>　　K2=</b></p><p><b>　　4.設(shè)計(jì)電路</b></p><p>　　本序列發(fā)生電路的設(shè)計(jì)選擇三個(gè)JK觸發(fā)器，采用同步時(shí)鐘觸發(fā)的

30、發(fā)生方式，即：CP0= CP1= CP2= CP (CP 是整個(gè)設(shè)計(jì)的時(shí)序電路的同步輸入時(shí)鐘脈沖)。所設(shè)計(jì)的電路接線圖如下圖12所示：</p><p>　　圖12 串行序列101110發(fā)生設(shè)計(jì)電路</p><p>　　由設(shè)計(jì)六進(jìn)制減法電路是可知，無效狀態(tài)為010、011時(shí)電路能夠自行啟動(dòng)，故設(shè)計(jì)電路符合設(shè)計(jì)要求，</p><p>　　二十四進(jìn)制計(jì)數(shù)器電路設(shè)計(jì) &l

31、t;/p><p><b>　　設(shè)計(jì)的總體框圖</b></p><p>　　CP輸入脈沖 集成芯片做成的控計(jì)數(shù)器 </p><p><b>　　圖13</b></p><p>　　1.了解74163計(jì)數(shù)器</p><p><b>　　芯片功能</b&

32、gt;</p><p>　　74163：如圖14：CP是輸入計(jì)數(shù)脈沖，也就是加到各個(gè)觸發(fā)器的時(shí)間信號(hào)端的時(shí)鐘脈沖，是清零端；是置數(shù)控制端；是并行輸入數(shù)據(jù)端；CO是進(jìn)位信號(hào)輸出端；是計(jì)數(shù)器狀態(tài)輸出端。</p><p><b>　　圖14</b></p><p><b>　　74163狀態(tài)表</b></p>&l

33、t;p><b>　　*表示CP上升沿</b></p><p>　　2.要構(gòu)成二十四進(jìn)制計(jì)數(shù)器，須用一片74163構(gòu)成256進(jìn)制計(jì)數(shù)器，這里采用并行進(jìn)位法，即將低位計(jì)數(shù)器的進(jìn)位端CO接高位計(jì)數(shù)器的工作狀態(tài)控制端。對(duì)于256進(jìn)制計(jì)數(shù)器，采用整體置零法實(shí)現(xiàn)二十四進(jìn)制計(jì)數(shù)器，由于74163采用</p><p>　　異步清零方式，所以整體置零時(shí)，觸發(fā)器狀態(tài)</p&g

34、t;<p>　　所以置零輸入端 CR=</p><p>　　其它輸入端 </p><p>　　時(shí)鐘方程 </p><p>　?、笏圆捎貌⑿袃H為方式、整體置零法實(shí)現(xiàn)的二十四進(jìn)制計(jì)數(shù)器電路如圖15所示</p><p>　　圖15二十四進(jìn)制計(jì)數(shù)器設(shè)計(jì)電路</p><p><b>

35、;　　4設(shè)計(jì)總結(jié)和體會(huì)</b></p><p>　　1.經(jīng)過實(shí)驗(yàn)可知，滿足時(shí)序圖的變化，且可以進(jìn)行自啟動(dòng)。實(shí)驗(yàn)中的碰到的小問題告訴我們，學(xué)習(xí)和理解理論知識(shí)會(huì)使實(shí)驗(yàn)設(shè)計(jì)更合理。設(shè)計(jì)要盡可能簡單明了且能說明問題，實(shí)驗(yàn)前應(yīng)確保芯片可以正常使用，檢查導(dǎo)線好壞，避免導(dǎo)線內(nèi)部斷裂造成實(shí)驗(yàn)失敗。實(shí)驗(yàn)過程中所用芯片引腳較多，要細(xì)心認(rèn)真。</p><p>　　2.通過對(duì)串行序列的理解，分析設(shè)計(jì)出

36、合理的狀態(tài)圖，確定所需芯片的種類和個(gè)數(shù)，根據(jù)狀態(tài)圖所得到的卡諾圖，確定各個(gè)方程，在實(shí)驗(yàn)室連線即可驗(yàn)證設(shè)計(jì)的正確性。該串行序列101110通過在實(shí)驗(yàn)臺(tái)上連線及電路的仿真可知其設(shè)計(jì)合理正確。實(shí)驗(yàn)中，應(yīng)該認(rèn)真檢查線路，遇到問題盡量自己解決，達(dá)到鍛煉自身能力的目的.</p><p>　　3.在這次課程設(shè)計(jì)中，我查閱了資料，詢問過老師，找出了自己在理論知識(shí)及實(shí)踐能力方面的欠缺和知識(shí)盲點(diǎn)。這樣既鍛煉了我的分析問題、解決問題和

37、實(shí)踐的能力，又加深了我對(duì)課上老師所講理論知識(shí)的理解程度，使我的理論知識(shí)與實(shí)踐能力很好的結(jié)合起來了，對(duì)我是一個(gè)很大的提高。另外，在課程設(shè)計(jì)中遇到了很多困難，多次想過放棄，但我最終還是堅(jiān)持下來并完成了課程設(shè)計(jì)，這給了我一個(gè)啟示，也是一種激勵(lì)，以后做任何事情都不能輕言放棄，要努力行動(dòng)起來！學(xué)習(xí)不是用嘴說出來的，只有努力做過才可以深切體會(huì)其中的樂趣和無窮的奧秘。 </p><p><b>　　5參考文獻(xiàn)<