信號(hào)波形合成畢業(yè)設(shè)計(jì)（外文翻譯）

1、<p><b>　　信號(hào)波形合成設(shè)計(jì)</b></p><p><b>　　目錄</b></p><p>　　摘要關(guān)鍵字-----------------------------------------------2</p><p>　　序言-------------------------------------

2、----------------3</p><p>　　一系統(tǒng)要求-----------------------------------------------4</p><p>　　二理論基礎(chǔ)-----------------------------------------------6</p><p>　　三軟硬件設(shè)計(jì)----------------------

3、-----------------------7</p><p>　　硬件設(shè)計(jì)----------------------------------------------------7</p><p>　　1方波震蕩電路---------------------------------------------7</p><p>　　2分頻器-------------

4、--------------------------------------8</p><p>　　3減法電路-------------------------------------------------9</p><p>　　4濾波電路-------------------------------------------------10</p><p>　　5

5、移相電路-------------------------------------------------11</p><p>　　6加法電路-------------------------------------------------12</p><p>　　7有效值檢波電路-------------------------------------------13</p>

6、<p>　　8 ADC0809數(shù)模轉(zhuǎn)換-----------------------------------------14</p><p>　　9 AT89C52單片機(jī)選擇---------------------------------------23</p><p>　　軟件設(shè)計(jì)----------------------------------------------

7、------26</p><p>　　四理論與測(cè)試---------------------------------------------27</p><p>　　結(jié)束語(yǔ)---------------------------------------------------30</p><p>　　參考文獻(xiàn)------------------------------

8、-------------------31</p><p>　　致謝-----------------------------------------------------32</p><p><b>　　附錄</b></p><p>　　附錄一：信號(hào)采集顯示程序---------------------------------------3

9、3</p><p>　　附錄二：英文原文-----------------------------------------------36</p><p>　　附錄三：英文翻譯-----------------------------------------------42</p><p>　　摘要：本系統(tǒng)設(shè)計(jì)了一個(gè)信號(hào)波形合成電路，系統(tǒng)包括：晶振和輔助整形電路構(gòu)成

10、的方波振蕩電路，產(chǎn)生方波信號(hào)；采用74HC161N等組成分頻電路，使高頻方波轉(zhuǎn)換成10 kHz、30 kHz等各個(gè)正弦信號(hào)；濾波電路使各個(gè)頻率的方波到正弦波的轉(zhuǎn)換；放大電路控制各個(gè)信號(hào)幅值的大?。灰葡嗑W(wǎng)絡(luò)控制輸入與輸出信號(hào)之間的相位差；加法電路完成多個(gè)信號(hào)的合成；由此，本系統(tǒng)能實(shí)現(xiàn)把10 kHz、30 kHz和50 kHz的正弦信號(hào)合成為近似方波；能實(shí)現(xiàn)把10 kHz、30 kHz和50 kHz等正弦信號(hào)合成位近似三角波；實(shí)現(xiàn)對(duì)10 k

11、Hz、30 kHz等各個(gè)正弦信號(hào)幅值的測(cè)量和顯示。</p><p>　　關(guān)鍵字：正弦波、方波、三角波</p><p>　　Abstract: the system design a signal waveform synthesis circuits, systems include: crystal resonance and auxiliary plastic circuit cons

12、ists of square wave oscillator circuit, produce square wave signal; Using 74HC161N etc points, high-frequency pulse frequency circuit convert kHz, 30 October kHz etc. Each sine signals; Filter circuit make each frequency

13、 conversion of square wave to the sine wave; Amplifying circuit control the size of each signal amplitude; Phase shifting network control input a</p><p>　　Key word: sine wave and square-wave, triangle wave&l

14、t;/p><p><b>　　前言</b></p><p>　　信號(hào)波形合成作為一種基本電子設(shè)備必要的系統(tǒng)，無(wú)論是在教學(xué)、科研還是在部隊(duì)技術(shù)保障中，都有著廣泛的使用。信號(hào)波形合成作為一種通用電子測(cè)試儀器的組成是軍隊(duì)進(jìn)行科技戰(zhàn)爭(zhēng)不可缺少的一種測(cè)試儀器。因此，從理論到工程對(duì)信號(hào)的發(fā)生進(jìn)行深入研究，不論是從教學(xué)科研角度，還是從部隊(duì)技術(shù)保障服務(wù)角度出發(fā)都有著積極的意義。隨著科學(xué)技

15、術(shù)的發(fā)展和測(cè)量技術(shù)的進(jìn)步，對(duì)信號(hào)發(fā)生器的要求越來(lái)越高，普通的信號(hào)波形合成已無(wú)法滿足目標(biāo)高、頻率切換速度快、切換相位連續(xù)、輸出信號(hào)噪聲低、可編程、全數(shù)字化易于集成、體積小、重量輕等優(yōu)點(diǎn)。</p><p>　　隨著數(shù)字技術(shù)的飛速發(fā)展，  在現(xiàn)代電子學(xué)的各個(gè)領(lǐng)域，常常需要高精度且頻率可方便調(diào)節(jié)的信號(hào)源。尤其是隨著通信事業(yè)的發(fā)展，頻道的分布日趨密集，要求有高精度、高穩(wěn)定度的通信頻率。用常規(guī)的信號(hào)發(fā)生器

16、無(wú)法滿足要求。為解決這個(gè)難題，人們提出頻率合成器的方案高精度大動(dòng)態(tài)范圍數(shù)字／模擬(D，A)轉(zhuǎn)換器的出現(xiàn)和廣泛應(yīng)用，用數(shù)字控制方法從一個(gè)標(biāo)準(zhǔn)參考頻率源產(chǎn)生多個(gè)頻率信號(hào)的技術(shù)，即直接數(shù)字合成(DDS)異軍突起。其主要優(yōu)點(diǎn)有：(1)頻率轉(zhuǎn)換快：DDS頻率轉(zhuǎn)換時(shí)間短，一般在納秒級(jí)；(2)分辨率高：大多數(shù)DDS可提供的頻率分辨率在1 Hz數(shù)量級(jí)，許多可達(dá)0．001 Hz；(3)頻率合成范圍寬；(4)相位噪聲低，信號(hào)純度高；(5)可控制相位：DDS

17、可方便地控制輸出信號(hào)的相位，在頻率變換時(shí)也能保持相位聯(lián)系；(6)生成的正弦／余弦信號(hào)正交特性好等。因此，利用DDS技術(shù)特別容易產(chǎn)生頻率快速轉(zhuǎn)換、分辨率高、相位可控的信號(hào)，這在電子測(cè)量、雷達(dá)系統(tǒng)、調(diào)頻通信、電子對(duì)抗等領(lǐng)域具有十分廣泛的應(yīng)用前景。</p><p>　　1971年，美國(guó)學(xué)者J.Tierney等人撰寫(xiě)的“A Digital Frequency Synthesizer”一文首次提出了以全數(shù)字技術(shù)，從相位概念

18、出發(fā)直接合成所需波形的一種新合成原理。限于當(dāng)時(shí)的技術(shù)和器件產(chǎn)能，它的性能指標(biāo)尚不能與已有的技術(shù)盯比，故未受到重視。近幾年間，隨著微電子技術(shù)的迅速發(fā)展，直接數(shù)字頻率合成器(Direct Digital Frequency Synthesis簡(jiǎn)稱DDS或DDFS)得到了飛速的發(fā)展，它以有別于其它頻率合成方法的優(yōu)越性能和特點(diǎn)成為現(xiàn)代頻率合成技術(shù)中的佼佼者。具體體現(xiàn)在相對(duì)帶寬、頻率轉(zhuǎn)換時(shí)間短、頻率分辨率高、輸出相位連續(xù)、可產(chǎn)生寬帶正交信號(hào)及其他

19、多種調(diào)制信號(hào)、可編程和全數(shù)字化、控制靈活方便等方面，并具有極高的性價(jià)比。</p><p><b>　　一系統(tǒng)要求</b></p><p>　　設(shè)計(jì)制作一個(gè)電路，能夠產(chǎn)生多個(gè)不同頻率的正弦信號(hào)，利用傅里葉原理產(chǎn)生以10KHz為基波，以奇次諧波為輔助諧波的信號(hào)，并將這些信號(hào)再合成為近似方波和其他信號(hào)。電路示意圖如圖1所示：</p><p>　　圖1

20、 信號(hào)波形合成電路示意圖</p><p><b>　　1.2要求及指標(biāo)</b></p><p><b>　　1.2.1基本要求</b></p><p>　　（1）方波振蕩器的信號(hào)經(jīng)分頻與濾波處理，同時(shí)產(chǎn)生頻率為10kHz和30kHz的正弦波信號(hào)，這兩種信號(hào)應(yīng)具有確定的相位關(guān)系；</p><p>　　

21、（2）產(chǎn)生的信號(hào)波形無(wú)明顯失真，幅度峰峰值分別為6V和2V；</p><p>　?。?）制作一個(gè)由移相器和加法器構(gòu)成的信號(hào)合成電路，將產(chǎn)生的10kHz和30kHz正弦波信號(hào)，作為基波和3次諧波，合成一個(gè)近似方波，波形幅度為5V，合成波形的形狀如圖2所示。</p><p>　　圖2 利用基波和3次諧波合成的近似方波</p><p><b>　　1.2.2發(fā)

22、揮部分</b></p><p>　?。?）再產(chǎn)生50kHz的正弦信號(hào)作為5次諧波，參與信號(hào)合成，使合成的波形更接近于方波；</p><p>　　（2）根據(jù)三角波諧波的組成關(guān)系，設(shè)計(jì)一個(gè)新的信號(hào)合成電路，將產(chǎn)生的10kHz、30kHz等各個(gè)正弦信號(hào)，合成一個(gè)近似的三角波形；</p><p>　　（3）設(shè)計(jì)制作一個(gè)能對(duì)各個(gè)正弦信號(hào)的幅度進(jìn)行測(cè)量和數(shù)字顯示的電

23、路，測(cè)量誤差不大于5％；</p><p><b>　　（4）其他。</b></p><p><b>　　二系統(tǒng)設(shè)計(jì)方案</b></p><p>　　方案一：采用555多諧振蕩電路來(lái)產(chǎn)生方波信號(hào)，這樣電路簡(jiǎn)單頻率可調(diào)，但是從555諧振電路出來(lái)的方波，占空比難以調(diào)節(jié)，信號(hào)不穩(wěn)定，可靠性低，不利于后級(jí)電路的調(diào)節(jié)，故不采用此方案。

24、</p><p>　　方案二：通過(guò)反相器、外加電阻和電容來(lái)產(chǎn)生頻率可調(diào)、占空比可調(diào)的方波信號(hào)。其優(yōu)點(diǎn)電路簡(jiǎn)單，但工作頻率不夠穩(wěn)定。</p><p>　　方案三：利用單片機(jī)時(shí)鐘信號(hào)，通過(guò)軟件編程實(shí)現(xiàn)輸出10kHz方波信號(hào)。實(shí)現(xiàn)起來(lái)相對(duì)較容易，但若沒(méi)有時(shí)間做本參賽題的發(fā)揮部分，大材小用了。</p><p>　　方案四：直接采用6MHz晶振和輔助整形電路，產(chǎn)生方波信號(hào)；利

25、用74HC161計(jì)數(shù)器后接74LS74 D觸發(fā)器組成分頻電路對(duì)6MHz晶振進(jìn)行分頻，得到不同頻率的方波；濾波電路把前級(jí)分頻得到的方波信號(hào)轉(zhuǎn)換成頻率相同的正弦信號(hào)；但是這些正弦波信號(hào)中存在直流成分需要通過(guò)減法電路調(diào)整正弦波信號(hào)為雙極性（正負(fù)相間的正弦波）；然后通過(guò)放大電路實(shí)現(xiàn)信號(hào)幅值的放大以達(dá)到指標(biāo)中所需要的信號(hào)合成的幅值；再通過(guò)移相網(wǎng)絡(luò)實(shí)現(xiàn)3次諧波、5次諧波與10 kHz基波之間相位關(guān)系的調(diào)節(jié)，必須調(diào)節(jié)到同向；加法電路，實(shí)現(xiàn)幾個(gè)信號(hào)合成

26、為一個(gè)近似方波信號(hào)；模擬開(kāi)關(guān)選擇不同通道的信號(hào)，送到有效值檢波電路檢波；采集信號(hào)有效值然后ADC0809對(duì)模擬信號(hào)進(jìn)行數(shù)字處理，再送入單片機(jī)進(jìn)行計(jì)算并在數(shù)碼管上顯示。</p><p>　　綜上所述，選擇方案四，使用晶振產(chǎn)生的方波信號(hào)穩(wěn)定，有利于電路波形的調(diào)節(jié)及系統(tǒng)的穩(wěn)定性。其系統(tǒng)框圖如下所示：</p><p><b>　　圖3 系統(tǒng)整體框圖</b></p>

27、<p><b>　　二、理論基礎(chǔ)</b></p><p>　　方波信號(hào)由基波成分和若干個(gè)諧波成分構(gòu)成任何具有周期為T(mén)的波函數(shù)f(t)都可以表示為三角函數(shù)所構(gòu)成的級(jí)數(shù)之和，即：，；本作品根據(jù)這一理論原理制作而成。 </p><p>　　圖4 方波（左）三角波（右）</p><p>　　所謂周期性

28、函數(shù)的傅里葉分解就是將周期性函數(shù)展開(kāi)成直流分量、基波和所有ｎ階諧波的迭加。如圖4所示的方法可以寫(xiě)成：</p><p><b>　?。?lt;/b></p><p>　　此方波為奇函數(shù)，它沒(méi)有常數(shù)項(xiàng)。數(shù)學(xué)上可以證明此方波可表示為：</p><p><b>　　；</b></p><p>　　同樣，對(duì)于如圖4

29、所示的三角波也可以表示為：</p><p><b>　??；</b></p><p><b>　　。</b></p><p><b>　　三、軟硬件設(shè)計(jì)</b></p><p><b>　　（一）硬件設(shè)計(jì)</b></p><p>　　

30、3.1.1 方波振蕩電路</p><p>　　方案1：直接采用6 MHz晶振。由于晶振可靠穩(wěn)定，產(chǎn)生的方波波形質(zhì)量好，對(duì)于后級(jí)電路波形的調(diào)節(jié)有幫助。直接給晶振加上電源，簡(jiǎn)單方便就可以得到一個(gè)方波輸出，由于輸出的方波波形不是很好有所失真所以在后級(jí)加上一個(gè)整形電路，可使波形變得更加完善。其仿真與測(cè)試結(jié)果見(jiàn)圖10。電路如下圖所示：</p><p><b>　　圖5 方波振蕩電路<

31、/b></p><p><b>　　3.1.2 分頻器</b></p><p>　　方案一：利用VHDL語(yǔ)言對(duì)FPGA編程直接對(duì)6MHz晶振產(chǎn)生的方波進(jìn)行分頻，這樣做簡(jiǎn)單方便硬件電路少，就是有點(diǎn)浪費(fèi)了FPGA的資源。</p><p>　　方案二：采用74HC161進(jìn)行計(jì)數(shù)再通過(guò)74HC204輸入與非門(mén)給74HC161清零最后連到D觸發(fā)器再

32、2分頻一次。采用集成芯片，純數(shù)字電路，輸出穩(wěn)定，精度高，可靠性高，價(jià)格便宜實(shí)惠且能實(shí)現(xiàn)系統(tǒng)所需要的要求。首先對(duì)6MHZ晶振進(jìn)行20分頻產(chǎn)生300KHz的方波信號(hào)，然后分別進(jìn)行15次，5次，3次分頻，最后用D觸發(fā)器做2分頻，也就是對(duì)300KHz信號(hào)進(jìn)行了30次、10次和6次分頻，即可得到10 kHz，30 kHz，50 kHz。其基本框圖如下：</p><p><b>　　圖6 分頻電路</b&g

33、t;</p><p>　　綜上所述：方案一FPGA集成度高，偏數(shù)字方面，雖然能滿足本課題要求但是價(jià)格昂貴，且把一個(gè)FPGA小系統(tǒng)就讓它完成一個(gè)分頻的功能也非常的浪費(fèi)資源，結(jié)合到各方面的因素我們就采用方案二，用純數(shù)字電路來(lái)完成分頻，這樣價(jià)格便宜而且能很好的完成指標(biāo)，唯一就是硬件的連線比較復(fù)雜，要事先設(shè)計(jì)安排布線。 </p><p>　　3.1.3 減法電路</p><p&

34、gt;　　方案一：采用由OP07CP組成的電路，很簡(jiǎn)單其實(shí)就是在含有正電壓的波形中，在反相輸入端引入一個(gè)可以通過(guò)調(diào)節(jié)R1、R2來(lái)控制的直流電平信號(hào)來(lái)減去原本的波形中的直流成分，實(shí)現(xiàn)單極性向雙極性轉(zhuǎn)換,使濾波出來(lái)的正弦波能夠?yàn)V去直流成分，轉(zhuǎn)換成正負(fù)相間的正弦波。</p><p>　　我們就采用此方案，集成運(yùn)放組成的減法電路如圖所示，輸入信號(hào)Ui1和Ui2分別通過(guò)R1、R2加到了運(yùn)放的反向比例輸入端和同向比例輸入端，

35、輸出電壓經(jīng)過(guò)Rf反饋到反向比例輸入端。如圖可知：</p><p>　　圖7：減法電路理論計(jì)算</p><p>　　如圖可以看出輸出電壓Uo與兩個(gè)輸入端的差值（Ui2-Ui1）成比例故稱為差值放大器或減法器，減法器對(duì)原件對(duì)稱性要求很高，元件失配將帶來(lái)較大的誤差，而且產(chǎn)生共模輸出電壓。</p><p>　　在本次設(shè)計(jì)中我們采用圖8在反向比例輸入端我們給入可調(diào)電阻來(lái)方便最

36、后的調(diào)試，在反相輸入端引入一個(gè)可以通過(guò)調(diào)節(jié)R1、R2來(lái)控制的直流電平信號(hào)來(lái)減去原本的波形中的直流成分，實(shí)現(xiàn)單極性向雙極性轉(zhuǎn)換,使濾波出來(lái)的正弦波能夠?yàn)V去直流成分，轉(zhuǎn)換成正負(fù)相間的正弦波。</p><p><b>　　圖8減法電路</b></p><p>　　3.1.4 濾波電路</p><p>　　方案一：無(wú)源濾波。由無(wú)源元器（電阻、電容、電感

37、）設(shè)計(jì)而成，電路簡(jiǎn)單，調(diào)節(jié)方便。</p><p>　　方案二：有源濾波。由運(yùn)算放大器、電阻和電容構(gòu)成，無(wú)需電感器。還可提供電壓增益。</p><p>　　方案三：帶通濾波電路。采用OP07CP和R、C組成帶通濾波電路，低通濾波與帶通濾波串聯(lián)使用。雖然能滿足要求但是在調(diào)試過(guò)程中，輸出的波形不穩(wěn)定，失真大，難以調(diào)試。</p><p>　　方案四：低通濾波電路。采用由OP

38、07CP和R、C組成的三階低通濾波器，實(shí)現(xiàn)方波信號(hào)到正弦信號(hào)得轉(zhuǎn)換。電路結(jié)構(gòu)類似半橋。電路中的R、C參數(shù)主要是根據(jù)公式進(jìn)行計(jì)算，在調(diào)試過(guò)程中，由于這是模擬電路每個(gè)原件之間的分布參數(shù)都不同都會(huì)對(duì)最后濾出的正弦波有所影響，因此在測(cè)試時(shí)要不時(shí)的換電阻電容直到最后輸出為無(wú)失真的正弦波，對(duì)圖中12中的R1、R2、R3進(jìn)行微調(diào)，可使輸出波形更加光滑。其電路仿真與測(cè)試結(jié)果見(jiàn)后圖12。</p><p>　　綜上所述，在方案確認(rèn)過(guò)

39、程中，帶通電路所存在的不定因素比低通濾波更多，調(diào)試顯得不易，為了能因此選擇方案四。</p><p>　　圖7 濾波硬件實(shí)現(xiàn)電路</p><p>　　3.1.5 移相電路</p><p>　　方案：采用由三個(gè)OP07CP芯片構(gòu)成的電路。通過(guò)滑變電阻R8，可調(diào)節(jié)輸出與輸入波形之間的相位；后級(jí)運(yùn)放U3構(gòu)成一個(gè)同相放大器，改變電阻比例來(lái)調(diào)節(jié)輸出波形的幅值。</p&

40、gt;<p>　　圖13 移相硬件實(shí)現(xiàn)電路</p><p>　　移相網(wǎng)絡(luò)的傳遞函數(shù)：</p><p><b>　　(7-1)</b></p><p><b>　　(7-2)</b></p><p>　　設(shè)圖13中滑動(dòng)變阻器、、的比例系數(shù)為（01），根據(jù)疊加定理， 得出網(wǎng)絡(luò)的傳遞函數(shù)為

41、 （7-3）</p><p>　　本電路按（～）的移動(dòng)范圍設(shè)計(jì)的，即由式（7-1）（7-2）</p><p><b>　?。?，＝ </b></p><p>　　得出:, （7-4）</p><p>　　此時(shí)的傳遞函數(shù)為：

42、 （7-5）</p><p>　　相移隨的變化關(guān)系為： （7-6）</p><p>　　從上述公式中看出，可以通過(guò)調(diào)節(jié)電路中電阻、電容值，來(lái)控制輸入與輸出波形間的相位差，使它們之間的相位差越小越好。</p><p><b>　　3.1.6加法電路</b></p><

43、p>　　方案一：采用TI 公司的THS3091D芯片和模擬開(kāi)關(guān)MPC508A組成可控多通道輸入加法電路。模擬開(kāi)關(guān)MPC508A控制8個(gè)輸入的通斷，可得到不同輸入諧波組成的方波信號(hào)或是三角波信號(hào)。</p><p>　　方案二：加法電路作用是對(duì)10kHz、30kHz、50kHz三個(gè)正弦波信號(hào)進(jìn)行合成方波信號(hào)，通過(guò)信號(hào)進(jìn)入反向比例輸入端采用高速集成運(yùn)放TI公司生產(chǎn)的3091［4］。其中AV=，RP4取50 kΩ。

44、</p><p>　　為了使輸出合成波形不反向我們采用方案一，使信號(hào)從同向比例輸入端輸入加法電路公式：，當(dāng)輸入諧波分量越多，輸出波形就越接近方波或三角波。電路仿真與測(cè)試結(jié)果見(jiàn)后圖13-1，13-2，13-3。</p><p>　　圖14 加法硬件實(shí)現(xiàn)電路</p><p><b>　　有效值檢波電路</b></p><p&g

45、t;　　方案：采用AD637芯片，經(jīng)過(guò)芯片內(nèi)部電路，可以在輸出端得到輸入信號(hào)的有效值，輸入輸出之間的關(guān)系為：。但是由于芯片比較貴，為了解決本系統(tǒng)的要求換其他芯片調(diào)怕效果沒(méi)那么好，最后還是在朱雷老師的幫助下在創(chuàng)新實(shí)驗(yàn)室借了一塊AD637，在最后調(diào)試時(shí)輸出還是會(huì)有衰減，我們還是通過(guò)軟件引入了補(bǔ)償誤差，使得系統(tǒng)在最后顯示時(shí)能滿足5％的誤差。有效值檢波電路如圖15所示電路很簡(jiǎn)單，只有幾個(gè)原件，也很好理解。</p><p>

46、;　　圖15 有效值檢波電路</p><p>　　ADC0809實(shí)現(xiàn)模數(shù)轉(zhuǎn)換</p><p>　　ADC0809是美國(guó)國(guó)家半導(dǎo)體公司生產(chǎn)的CMOS工藝8通道，8位逐次逼近式的AD轉(zhuǎn)換器。其內(nèi)部有一個(gè)8通道多路開(kāi)關(guān)，它可以根據(jù)地址碼鎖存譯碼后的信號(hào)，只選通8路模擬輸入信號(hào)中的一個(gè)進(jìn)行A/D轉(zhuǎn)換。是目前國(guó)內(nèi)應(yīng)用最廣泛的8位通用A/D芯片。 </p><p><b

47、>　　1．主要特性</b></p><p>　　1）8路輸入通道，8位A/D轉(zhuǎn)換器，即分辨率為8位。 </p><p>　　2）具有轉(zhuǎn)換起?？刂贫?。 </p><p>　　3）轉(zhuǎn)換時(shí)間為100μs(時(shí)鐘為640kHz時(shí))，130μs（時(shí)鐘為500kHz時(shí)）　 </p><p>　　4）單個(gè)+5V電源供電 </p>

48、<p>　　5）模擬輸入電壓范圍0～+5V，不需零點(diǎn)和滿刻度校準(zhǔn)。 </p><p>　　6）工作溫度范圍為-40～+85攝氏度 </p><p>　　7）低功耗，約15mW。 </p><p><b>　　2．內(nèi)部結(jié)構(gòu)</b></p><p>　　ADC0809是CMOS單片型逐次逼近式A/D轉(zhuǎn)換器，內(nèi)部

49、結(jié)構(gòu)如圖13．22所示，它由8路模擬開(kāi)關(guān)、地址鎖存與譯碼器、比較器、8位開(kāi)關(guān)樹(shù)型A/D轉(zhuǎn)換器、逐次逼近寄存器、邏輯控制和定時(shí)電路組成。</p><p>　　圖15 ADC0809內(nèi)部結(jié)構(gòu)</p><p>　　圖中多路開(kāi)關(guān)可選通8個(gè)模擬通道，允許8路模擬量分時(shí)輸入，共用一個(gè)A/D轉(zhuǎn)換器進(jìn)行轉(zhuǎn)換，這是一種經(jīng)濟(jì)的多路數(shù)據(jù)采集方法。地址鎖存與譯碼電路完成對(duì)A、B、C 3個(gè)地址位進(jìn)行鎖存和譯碼，其譯

50、碼輸出用于通道選擇，其轉(zhuǎn)換結(jié)果通過(guò)三態(tài)輸出鎖存器存放、輸出，因此可以直接與系統(tǒng)數(shù)據(jù)總線相連，圖16為通道選擇表。 </p><p><b>　　圖16通道選擇表</b></p><p>　　3．外部特性（引腳功能）</p><p>　　ADC0809芯片為28引腳為雙列直插式封裝，其引腳排列見(jiàn)圖17。</p><p>　

51、　對(duì)ADC0809主要信號(hào)引腳的功能說(shuō)明如下：</p><p>　　IN7～I(xiàn)N0——模擬量輸入通道</p><p>　　ALE——地址鎖存允許信號(hào)。對(duì)應(yīng)ALE上跳沿，A、B、C地址狀態(tài)送入地址鎖存器中。</p><p>　　START——轉(zhuǎn)換啟動(dòng)信號(hào)。START上升沿時(shí)，復(fù)位ADC0809；START下降沿時(shí)啟動(dòng)芯片，開(kāi)始進(jìn)行A/D轉(zhuǎn)換；在A/D轉(zhuǎn)換期間，STAR

52、T應(yīng)保持 低電平。本信號(hào)有時(shí)簡(jiǎn)寫(xiě)為ST.</p><p>　　A、B、C——地址線。 通道端口選擇線，A為低地址，C為高地址，引腳圖中為ADDA，ADDB和ADDC。其地址狀態(tài)與通道對(duì)應(yīng)關(guān)系見(jiàn)表9-1。</p><p>　　CLK——時(shí)鐘信號(hào)。ADC0809的內(nèi)部沒(méi)有時(shí)鐘電路，所需時(shí)鐘信號(hào)由外界提供，因此有時(shí)鐘信號(hào)引腳。通常使用頻率為500KHz的時(shí)鐘信號(hào)</p><p

53、>　　EOC——轉(zhuǎn)換結(jié)束信號(hào)。EOC=0,正在進(jìn)行轉(zhuǎn)換；EOC=1,轉(zhuǎn)換結(jié)束。使用中該狀態(tài)信號(hào)即可作為查詢的狀態(tài)標(biāo)志，又可作為中斷請(qǐng)求信號(hào)使用。</p><p>　　D7～D0——數(shù)據(jù)輸出線。為三態(tài)緩沖輸出形式，可以和單片機(jī)的數(shù)據(jù)線直接相連。D0為最低位，D7為最高 </p><p>　　OE——輸出允許信號(hào)。用于控制三態(tài)輸出鎖存器向單片機(jī)輸出轉(zhuǎn)換得到的數(shù)據(jù)。OE=0，輸出數(shù)據(jù)線呈高

54、阻；OE=1，輸出轉(zhuǎn)換得到的數(shù)據(jù)。</p><p>　　Vcc—— +5V電源。 </p><p>　　Vref——參考電源參考電壓用來(lái)與輸入的模擬信號(hào)進(jìn)行比較，作為逐次逼近的基準(zhǔn)。其典型值為+5V(Vref(+)=+5V, Vref(-)=-5V).</p><p><b>　　GND：地。 </b></p><p>

55、　　圖17 ADC0809管腳圖</p><p>　　ADC0809工作過(guò)程</p><p>　　下面我們主要介紹實(shí)現(xiàn)前兩個(gè)步驟的方法。</p><p>　　步驟一：控制ADC進(jìn)行正確采樣，讀取正確的采樣值。</p><p>　　前面我們已經(jīng)提到了芯片的datasheet對(duì)于硬件設(shè)計(jì)以及軟件編程的重要性。同樣，要使得ADC0809正常工作，我

56、們依然首先需要仔細(xì)的閱讀其使用手冊(cè)。</p><p>　　仔細(xì)閱讀手冊(cè)后，我們發(fā)現(xiàn)了在手冊(cè)的第7頁(yè)給出了一個(gè)時(shí)序圖(Timing Diagrams),如圖18所示 圖18：ADC0809手冊(cè)給出的ADC轉(zhuǎn)換時(shí)序圖</p><p>　　圖18給出的其實(shí)就是使ADC0809正確工作的軟件編程模型。由圖可見(jiàn)，實(shí)現(xiàn)一次ADC轉(zhuǎn)換主要包含下面三個(gè)步驟：</p>

57、<p>　　1.啟動(dòng)轉(zhuǎn)換：由圖18中的上部“FIGURE 10A”可知，在/CS信號(hào)為低電平的情況下，將/WR引腳先由高電平變成低電平，經(jīng)過(guò)至少tW(WR)I 延時(shí)后，再將/WR引腳拉成高電平，即啟動(dòng)了一次AD轉(zhuǎn)換。</p><p>　　注：手冊(cè)中給出了要正常啟動(dòng)AD轉(zhuǎn)換/WR的低電平保持時(shí)間tW(WR)I的最小值為100ns,（見(jiàn)手冊(cè)第4頁(yè)的Electrical Specification,如圖19

58、紅圈所示）即/WR拉低后延時(shí)大于100ns即可以，具體做法可通過(guò)插入NOP指令或者調(diào)用delay()延時(shí)函數(shù)實(shí)現(xiàn)，不用太精確，只要估計(jì)插入的延時(shí)大于100ns即可。</p><p>　　2．延時(shí)等待轉(zhuǎn)換結(jié)束：依然由圖17中的上部“FIGURE 10A”可知，由拉低/WR信號(hào)啟動(dòng)AD采樣后，經(jīng)過(guò)1到8個(gè)Tclk+INTERNAL Tc延時(shí)后，AD轉(zhuǎn)換結(jié)束，因此，啟動(dòng)轉(zhuǎn)換后必須加入一個(gè)延時(shí)以等待AD采樣結(jié)束。<

59、/p><p>　　注：手冊(cè)中給出了內(nèi)部轉(zhuǎn)換時(shí)間“INTERNAL Tc”的時(shí)間范圍為62～73個(gè)始終周期（見(jiàn)手冊(cè)第4頁(yè)的Electrical Specification,如圖19蘭圈所示），因此延時(shí)等待時(shí)間應(yīng)該至少為8+73=81個(gè)時(shí)鐘周期。本試驗(yàn)時(shí)鐘頻率約為Fclk=1/1.1R36C15=606KHz,其中R36約為150K, C15約為150pF,因此時(shí)鐘周期約為T(mén)clk=1/Fclk=1.65us。所以該步驟

60、至少應(yīng)延時(shí)81*Tclk=133.65us. 具體做法可通過(guò)插入NOP指令或者調(diào)用delay()延時(shí)函數(shù)實(shí)現(xiàn)，不用太精確，只要估計(jì)插入的延時(shí)大于133.65us即可。</p><p>　　3.讀取轉(zhuǎn)換結(jié)果：由圖18的下部“FIGURE 10B”可知，采樣轉(zhuǎn)換完畢后，再/CS信號(hào)為低的前提下，將/RD腳由高電平拉成低電平后，經(jīng)過(guò)tACC的延時(shí)即可從DB腳讀出有效的采樣結(jié)果。</p><p>

61、　　注：手冊(cè)中給出了tACC的典型值和最大值分別為135ns和200ns（見(jiàn)手冊(cè)第4頁(yè)的Electrical Specification,如圖19綠圈所示），因此將/RD引腳拉低后，等待大于200ns后即可從DB讀出有效的轉(zhuǎn)換結(jié)果。具體做法可通過(guò)插入NOP指令或者調(diào)用delay()延時(shí)函數(shù)實(shí)現(xiàn)，不用太精確，只要估計(jì)插入的延時(shí)大于200ns即可。</p><p>　　圖19：ADC0809手冊(cè)給出的電器特性表<

62、;/p><p>　　步驟二：對(duì)采樣值進(jìn)行運(yùn)算變換，換算出實(shí)際的輸入電壓值。</p><p>　　對(duì)于任何一個(gè)A/D采樣器而言，其轉(zhuǎn)換公式如下：</p><p><b>　　其中:</b></p><p>　　:輸入ADC的模擬電壓值。</p><p>　　：ADC轉(zhuǎn)換后的二進(jìn)制值。本試驗(yàn)的ADC080

63、4為八位。</p><p>　　：ADC能夠表示的刻度總數(shù)。ADC0809為八位ADC,因此</p><p>　?。篈DC參考電壓值，本試驗(yàn)ADC0809的被設(shè)置為5V</p><p>　　因此，對(duì)于本試驗(yàn)，轉(zhuǎn)換公式為：</p><p>　　ADC0809是屬于連續(xù)漸進(jìn)式（Successive Approximation Method）的A/

64、D轉(zhuǎn)換器，這類型的A/D轉(zhuǎn)換器除了轉(zhuǎn)換速度快（幾十至幾百us）、分辨率高外，還有價(jià)錢(qián)便宜的優(yōu)點(diǎn)，普遍被應(yīng)用于微電腦的接口設(shè)計(jì)上。</p><p>　　以輸出8位的ADC0809動(dòng)作來(lái)說(shuō)明“連續(xù)漸進(jìn)式A/D轉(zhuǎn)換器”的轉(zhuǎn)換原理，動(dòng)作步驟如下表示（原則上先從左側(cè)最高位尋找起）。</p><p>　　第一次尋找結(jié)果：10000000 （若假設(shè)值≤輸入值，則尋找位＝假設(shè)位＝1）</p>

65、<p>　　第二次尋找結(jié)果：11000000 （若假設(shè)值≤輸入值，則尋找位＝假設(shè)位＝1）</p><p>　　第三次尋找結(jié)果：11000000 （若假設(shè)值>輸入值，則尋找位＝該假設(shè)位＝0）</p><p>　　第四次尋找結(jié)果：11010000 （若假設(shè)值≤輸入值，則尋找位＝假設(shè)位＝1）</p><p>　　第五次尋找結(jié)果：11010000 （若假設(shè)

66、值>輸入值，則尋找位＝該假設(shè)位＝0）</p><p>　　第六次尋找結(jié)果：11010100 （若假設(shè)值≤輸入值，則尋找位＝假設(shè)位＝1）</p><p>　　第七次尋找結(jié)果：11010110 （若假設(shè)值≤輸入值，則尋找位＝假設(shè)位＝1）</p><p>　　第八次尋找結(jié)果：11010110 （若假設(shè)值>輸入值，則尋找位＝該假設(shè)位＝0）</p>

67、<p>　　這樣使用二分法的尋找方式，8位的A/D轉(zhuǎn)換器只要8次尋找，12位的A/D轉(zhuǎn)換器只要12次尋找，就能完成轉(zhuǎn)換的動(dòng)作，其中的輸入值代表圖1的模擬輸入電壓Vin。</p><p>　　4:A/D轉(zhuǎn)換器的主要技術(shù)指標(biāo)</p><p><b>　?。?）、分辨率</b></p><p>　　ADC的分辨率是指使輸出數(shù)字量變化一個(gè)相鄰

68、數(shù)碼所需輸入模擬電壓的變化量。常用二進(jìn)制的位數(shù)表示。例如12位ADC的分辨率就是12位，或者說(shuō)分辨率為滿刻度FS的1/ 。一個(gè)10V滿刻度的12位ADC能分辨輸入電壓變化最小值是10V×1/ =2.4mV。</p><p><b>　　量化誤差</b></p><p>　　ADC把模擬量變?yōu)閿?shù)字量，用數(shù)字量近似表示模擬量，這個(gè)過(guò)程稱為量化

69、。量化誤差是ADC的有限位數(shù)對(duì)模擬量進(jìn)行量化而引起的誤差。實(shí)際上，要準(zhǔn)確表示模擬量，ADC的位數(shù)需很大甚至無(wú)窮大。一個(gè)分辨率有限的ADC的階梯狀轉(zhuǎn)換特性曲線與具有無(wú)限分辨率的ADC轉(zhuǎn)換特性曲線（直線）之間的最大偏差即是量化誤差。</p><p><b>　?。?）偏移誤差</b></p><p>　　偏移誤差是指輸入信號(hào)為零時(shí)，輸出信號(hào)不為零的值，所以有時(shí)又稱為零值誤

70、差。假定ADC沒(méi)有非線性誤差，則其轉(zhuǎn)換特性曲線各階梯中點(diǎn)的連線必定是直線，這條直線與橫軸相交點(diǎn)所對(duì)應(yīng)的輸入電壓值就是偏移誤差。</p><p><b>　　(4)滿刻度誤差</b></p><p>　　滿刻度誤差又稱為增益誤差。ADC的滿刻度誤差是指滿刻度輸出數(shù)碼所對(duì)應(yīng)的實(shí)際輸入電壓與理想輸入電壓之差。</p><p><b>　　(

71、5)線性度</b></p><p>　　線性度有時(shí)又稱為非線性度，它是指轉(zhuǎn)換器實(shí)際的轉(zhuǎn)換特性與理想直線的最大偏差。</p><p><b>　　絕對(duì)精度</b></p><p>　　在一個(gè)轉(zhuǎn)換器中，任何數(shù)碼所對(duì)應(yīng)的實(shí)際模擬量輸入與理論模擬輸入之差的最大值，稱為絕對(duì)精度。對(duì)于ADC而言，可以在每一個(gè)階梯的水平中點(diǎn)進(jìn)行測(cè)量，它包括了所有

72、的誤差。</p><p><b>　　轉(zhuǎn)換速率</b></p><p>　　ADC的轉(zhuǎn)換速率是能夠重復(fù)進(jìn)行數(shù)據(jù)轉(zhuǎn)換的速度，即每秒轉(zhuǎn)換的次數(shù)。而完成一次A/D轉(zhuǎn)換所需的時(shí)間（包括穩(wěn)定時(shí)間），則是轉(zhuǎn)換速率的倒數(shù)。</p><p>　　5：在本系統(tǒng)中的應(yīng)用</p><p>　　以上對(duì)ADC0809的介紹大家肯定已經(jīng)有所了解，現(xiàn)

73、在介紹一下它在本系統(tǒng)中的應(yīng)用。</p><p>　　由于采樣到的是電壓信號(hào)，而單片機(jī)通信不能識(shí)別這些模擬信號(hào)必須是數(shù)字信號(hào)才能識(shí)別，所以才要用ADC0809轉(zhuǎn)換成數(shù)字信號(hào)傳送給單片機(jī)進(jìn)行處理。我們?cè)谑褂脮r(shí)只對(duì)有效值檢波器的輸出信號(hào)進(jìn)行模數(shù)轉(zhuǎn)換因此我們只用到1路模擬采集在本系統(tǒng)硬件電路中我們采用的是IN3通道選通，在選擇通道時(shí)ABC直接賦值110而沒(méi)有讓單片機(jī)對(duì)它進(jìn)行控制。采樣到的信號(hào)送至單片機(jī)的P1。單片機(jī)內(nèi)部接

74、受到數(shù)字信號(hào)后是直接轉(zhuǎn)換成十進(jìn)制代碼的也就是:0~255(00000000~11111111)，最后只要把采樣到的數(shù)字信號(hào)通過(guò)編程由單片機(jī)自己處理在數(shù)碼管上顯示。</p><p>　　3.1.9單片機(jī)的選擇</p><p>　　圖20：AT89C52管腳圖</p><p>　　AT89C52是51系列單片機(jī)的一個(gè)型號(hào)，它是ATMEL公司生產(chǎn)的。</p>

75、<p>　　AT89C52是一個(gè)低電壓，高性能CMOS 8位單片機(jī)，片內(nèi)含8k bytes的可反復(fù)擦寫(xiě)的Flash只讀程序存儲(chǔ)器和256 bytes的隨機(jī)存取數(shù)據(jù)存儲(chǔ)器（RAM），器件采用ATMEL公司的高密度、非易失性存儲(chǔ)技術(shù)生產(chǎn)，兼容標(biāo)準(zhǔn)MCS-51指令系統(tǒng)，片內(nèi)置通用8位中央處理器和Flash存儲(chǔ)單元，功能強(qiáng)大的AT89C52單片機(jī)可為您提供許多較復(fù)雜系統(tǒng)控制應(yīng)用場(chǎng)合。</p><p>　　AT

76、89C52有40個(gè)引腳，32個(gè)外部雙向輸入/輸出（I/O）端口，同時(shí)內(nèi)含2個(gè)外中斷口，3個(gè)16位可編程定時(shí)計(jì)數(shù)器,2個(gè)全雙工串行通信口，2個(gè)讀寫(xiě)口線，AT89C52可以按照常規(guī)方法進(jìn)行編程,但不可以在線編程(S系列的才支持在線編程)。其將通用的微處理器和Flash存儲(chǔ)器結(jié)合在一起，特別是可反復(fù)擦寫(xiě)的Flash存儲(chǔ)器可有效地降低開(kāi)發(fā)成本。</p><p>　　兼容MCS51指令系統(tǒng) · 8k可反復(fù)擦寫(xiě)(&

77、gt;1000次）Flash ROM </p><p>　　· 32個(gè)雙向I/O口 · 256x8bit內(nèi)部RAM </p><p>　　· 3個(gè)16位可編程定時(shí)/計(jì)數(shù)器中斷 · 時(shí)鐘頻率0-24MHz </p><p>　　· 2個(gè)串行中斷 · 可編程UART串行通道 </p><p&

78、gt;　　· 2個(gè)外部中斷源 · 共6個(gè)中斷源 </p><p>　　· 2個(gè)讀寫(xiě)中斷口線 · 3級(jí)加密位 </p><p>　　· 低功耗空閑和掉電模式 · 軟件設(shè)置睡眠和喚醒功能</p><p>　　1-8引腳，屬于P1口，與c51不同的是，其p1.0與p1.1可以作為定時(shí)/計(jì)數(shù)器的外部輸入，作為定時(shí)計(jì)

79、數(shù)器用，p1口是內(nèi)置上拉電阻的io口，可以輸入輸出電流，單引腳20ma，如果是給外部芯片賦值，可直接接入，如果要驅(qū)動(dòng)外部電路，比如，發(fā)光二極管，需要再接上限流電阻電阻。因?yàn)閱纹瑱C(jī)的輸出電流畢竟都非常小，如果要有更大的電流，如驅(qū)動(dòng)蜂鳴器，繼電器，則接三極管作為反相且放大大電流的作用。與之相對(duì)應(yīng)的，p0口并不具有內(nèi)置上拉電阻，所以必須加上10k的排阻，否則置一的時(shí)候輸出為高阻態(tài)，加上10k或者4.7k都可以，置一的時(shí)候便可以為一了，這就是i

80、o口的普通應(yīng)用。</p><p>　　A89C52P為40 腳雙列直插封裝的8 位通用微處理器，采用工業(yè)標(biāo)準(zhǔn)的C51內(nèi)核，在內(nèi)部功能及管腳排布上與通用的8xc52 相同，其主要用于會(huì)聚調(diào)整時(shí)的功能控制。功能包括對(duì)會(huì)聚主IC 內(nèi)部寄存器、數(shù)據(jù)RAM及外部接口等功能部件的初始化，會(huì)聚調(diào)整控制，會(huì)聚測(cè)試圖控制，紅外遙控信號(hào)IR的接收解碼及與主板CPU通信等。主要管腳有：XTAL1（19 腳）和XTAL2（18 腳）為振

81、蕩器輸入輸出端口，外接12MHz 晶振。RST/Vpd（9 腳）為復(fù)位輸入端口，外接電阻電容組成的復(fù)位電路。VCC（40 腳）和VSS（20 腳）為供電端口，分別接+5V電源的正負(fù)端。P0~P3 為可編程通用I/O 腳，其功能用途由軟件定義，在本設(shè)計(jì)中，P0 端口（32~39 腳）被定義為N1 功能控制端口，分別與N1的相應(yīng)功能管腳相連接，13 腳定義為IR輸入端，10 腳和11腳定義為I2C總線控制端口，分別連接N1的SDAS（18腳

82、）和SCLS（19腳）端口，12 腳、27 腳及28 腳定義為握手信號(hào)功能端口，連接主板CPU 的相應(yīng)功能端，用于當(dāng)前制式的檢測(cè)及會(huì)聚調(diào)整狀態(tài)進(jìn)入的控制功能。</p><p><b>　　P0 口</b></p><p>　　P0 口是一組8 位漏極開(kāi)路型雙向I/O 口， 也即地址/數(shù)據(jù)總線復(fù)用口。作為輸出口用時(shí)，每位能吸收電流的</p><p&g

83、t;　　方式驅(qū)動(dòng)8 個(gè)TTL邏輯門(mén)電路，對(duì)端口P0 寫(xiě)“1”時(shí)，可作為高阻抗輸入端用。</p><p>　　在訪問(wèn)外部數(shù)據(jù)存儲(chǔ)器或程序存儲(chǔ)器時(shí)，這組口線分時(shí)轉(zhuǎn)換地址（低8 位）和數(shù)據(jù)總線復(fù)用，在訪問(wèn)期間激活內(nèi)部上拉電阻。</p><p>　　在Flash 編程時(shí)，P0 口接收指令字節(jié)，而在程序校驗(yàn)時(shí)，輸出指令字節(jié)，校驗(yàn)時(shí)，要求外接上拉電阻。</p><p><

84、b>　　P1 口</b></p><p>　　P1 是一個(gè)帶內(nèi)部上拉電阻的8 位雙向I/O 口， P1 的輸出緩沖級(jí)可驅(qū)動(dòng)（吸收或輸出電流）4 個(gè)TTL 邏輯</p><p>　　門(mén)電路。對(duì)端口寫(xiě)“1”，通過(guò)內(nèi)部的上拉電阻把端口拉到高電平，此時(shí)可作輸入口。作輸入口使用時(shí)，因?yàn)閮?nèi)部存在上拉</p><p>　　電阻，某個(gè)引腳被外部信號(hào)拉低時(shí)會(huì)輸出一個(gè)

85、電流(IIL)。</p><p>　　與AT89C51 不同之處是，P1.0 和P1.1 還可分別作為定時(shí)/計(jì)數(shù)器2 的外部計(jì)數(shù)輸入（P1.0/T2）和輸入（P1.1/T2EX），</p><p><b>　　參見(jiàn)表1。</b></p><p>　　Flash 編程和程序校驗(yàn)期間，P1 接收低8 位地址。</p><p>

86、;　　表.P1.0和P1.1的第二功能</p><p><b>　　P2 口</b></p><p>　　P2 是一個(gè)帶有內(nèi)部上拉電阻的8 位雙向I/O 口，P2 的輸出緩沖級(jí)可驅(qū)動(dòng)（吸收或輸出電流）4 個(gè)TTL 邏輯</p><p>　　門(mén)電路。對(duì)端口P2 寫(xiě)“1”，通過(guò)內(nèi)部的上拉電阻把端口拉到高電平，此時(shí)可作輸入口，作輸入口使用時(shí)，因?yàn)閮?nèi)部

87、存在上拉電阻，某個(gè)引腳被外部信號(hào)拉低時(shí)會(huì)輸出一個(gè)電流(IIL)。</p><p>　　在訪問(wèn)外部程序存儲(chǔ)器或16 位地址的外部數(shù)據(jù)存儲(chǔ)器（例如執(zhí)行MOVX @DPTR 指令）時(shí)，P2 口送出高8 位地址數(shù)據(jù)。在訪問(wèn)8 位地址的外部數(shù)據(jù)存儲(chǔ)器（如執(zhí)行MOVX @RI 指令）時(shí)，P2 口輸出P2 鎖存器的內(nèi)容。</p><p>　　Flash 編程或校驗(yàn)時(shí)，P2亦接收高位地址和一些控制信號(hào)。&

88、lt;/p><p><b>　　P3 口</b></p><p>　　P3 口是一組帶有內(nèi)部上拉電阻的8 位雙向I/O 口。P3 口輸出緩沖級(jí)可驅(qū)動(dòng)（吸收或輸出電流）4 個(gè)TTL 邏</p><p>　　輯門(mén)電路。對(duì)P3 口寫(xiě)入“1”時(shí)，它們被內(nèi)部上拉電阻拉高并可作為輸入端口。此時(shí)，被外部拉低的P3 口將用上拉電阻輸出電流（IIL）。</p&

89、gt;<p>　　P3 口除了作為一般的I/O 口線外，更重要的用途是它的第二功能</p><p>　　P3 口還接收一些用于Flash 閃速存儲(chǔ)器編程和程序校驗(yàn)的控制信號(hào)。</p><p><b>　?。ǘ┸浖O(shè)計(jì)</b></p><p>　　圖21 系統(tǒng)軟件流程</p><p>　　本系統(tǒng)的軟件部分的

90、主要功能是：配合有效值檢波器、ADC0809模數(shù)轉(zhuǎn)換電路和AT89C51來(lái)完成對(duì)前面濾波器出來(lái)的模擬信號(hào)的大小的顯示，由于有效值檢波器出來(lái)的信號(hào)只是有效值，最后到單片機(jī)的數(shù)字信號(hào)也是采集到的有效值，所以還要顯示被測(cè)波形的峰峰值還需要通過(guò)單片機(jī)內(nèi)部進(jìn)行換算后再傳遞到數(shù)碼管進(jìn)行顯示。</p><p>　　本系統(tǒng)的軟件不是特別復(fù)雜，詳細(xì)程序見(jiàn)附錄，整個(gè)軟件要完成的只是一個(gè)顯示濾波出來(lái)波形大小的功能，</p>

91、<p><b>　　四、理論與測(cè)試</b></p><p><b>　　4.1 測(cè)試方法</b></p><p>　　先進(jìn)行各個(gè)模塊測(cè)試，在每個(gè)模塊都能完成各自的指標(biāo)時(shí)然后再把整個(gè)系統(tǒng)連接起來(lái)，接通電源，調(diào)節(jié)電路，直到達(dá)到指標(biāo)要求，這樣提高了測(cè)試效率。</p><p><b>　　4.2 測(cè)試結(jié)果&

92、lt;/b></p><p>　　（1）方波振蕩電路，采用6MHz晶振等組成，為后級(jí)電路提供方波信號(hào)。其仿真與測(cè)試結(jié)果如下：</p><p>　　圖22 方波仿真（左）測(cè)試（右）</p><p>　　從圖22可知，振蕩電路的測(cè)試結(jié)果與仿真結(jié)果比較符合。</p><p>　?。?）10 kHz、30 kHz 、50 kHz諧波幅值測(cè)試&

93、lt;/p><p>　　為了更加熟悉電路特性，對(duì)電路輸出波形的幅值進(jìn)行簡(jiǎn)單測(cè)試，測(cè)試結(jié)果見(jiàn)下表：</p><p>　　表1 10 kHz、30 kHz 、50 kHz幅值測(cè)試與誤差</p><p>　　從表1中的數(shù)據(jù)可以看出，測(cè)得的各正弦信號(hào)的幅值，其顯示值與測(cè)試值的誤差不大于5％。由于在最后的調(diào)試時(shí)濾波出來(lái)的50K的信號(hào)波形不是很好，存在毛刺和失真所以最后沒(méi)有加

94、入顯示的行列，也沒(méi)有對(duì)5次諧波進(jìn)行合成。</p><p>　?。?）濾波電路輸出波形測(cè)試，以10 kHz為例，波形如下：</p><p>　　為了更加了解濾波電路的性能，和測(cè)試電路參數(shù)的合理性，以10 kHz方波信號(hào)為例，把仿真波形與測(cè)試波形比較。</p><p>　　圖23 10 kHz濾波—仿真（左）測(cè)試（右）</p><p>　　從圖

95、23中可以看出，10 kHz方波信號(hào)經(jīng)過(guò)濾波電路，轉(zhuǎn)換后的正弦信號(hào)與仿真結(jié)果比較符合，說(shuō)明濾波電路的參數(shù)設(shè)置比較合理。</p><p>　　（4）加法電路輸出波形測(cè)試： </p><p>　　為了更加了解電路，并測(cè)試電路參數(shù)的合理性，做了10 kHz、30 kHz的合成波；10 kHz、30 kHz、50 kHz的合成波；10 kHz、30 kHz、50 kHz合成三角波的理論與測(cè)試的比較

96、：</p><p>　　10 kHz、30 kHz合成方波</p><p>　　圖13-1 10 kHz、30 kHz合成波—仿真（左）測(cè)試（右）</p><p>　　從圖13-1可以看出10 kHz、30 kHz兩個(gè)正弦信號(hào)合成的方波與仿真結(jié)果相似；但是遺憾的是由于最后做到5次諧波時(shí)波形出現(xiàn)了毛刺和失真，我努力克服但是越做到最后由于是模擬電路就出現(xiàn)了振蕩。 &l

97、t;/p><p>　　10 kHz、30 kHz、50 kHz合成三角波</p><p>　　圖13-3 10 kHz、30 kHz合成三角波—仿真（左）測(cè)試（右）</p><p>　　從圖13-1、13-2、13-3三幅圖中，可以看出10 kHz、30 kHz兩個(gè)正弦信號(hào)合成的方波與仿真結(jié)果相似；10 kHz、30 kHz、50 kHz三個(gè)正弦信號(hào)合成的方波與仿真結(jié)

98、果相似；10 kHz、30 kHz、50 kHz三個(gè)正弦信號(hào)合成的三角波與仿真結(jié)果相似。</p><p><b>　　結(jié)束語(yǔ)</b></p><p>　　經(jīng)過(guò)2個(gè)多月的奮斗，組成的系統(tǒng)能夠得到滿足要求的10 kHz、30 kHz的正弦信號(hào)，并具有確定的相位，滿足6V和2V的幅值要求；實(shí)現(xiàn)把10 kHz和30 kHz合成為一近似方波，并滿足幅值為5V；并且把50KHz的

99、方波分頻出來(lái)再通過(guò)濾波器變換成了正弦波，實(shí)現(xiàn)對(duì)各個(gè)正弦信號(hào)的幅度進(jìn)行測(cè)量，并把誤差控制在5%.</p><p>　　本設(shè)計(jì)以多功能、低功耗、操作方便、結(jié)構(gòu)簡(jiǎn)單、易于調(diào)試為主要設(shè)計(jì)原則。在系統(tǒng)設(shè)計(jì)過(guò)程中，力求硬件電路簡(jiǎn)單，充分發(fā)揮軟件編程方便靈活的特點(diǎn)，并最大限度挖掘單片機(jī)片內(nèi)資源，來(lái)滿足系統(tǒng)設(shè)計(jì)要求。</p><p>　　在電路設(shè)計(jì)中采用模塊設(shè)計(jì)法，對(duì)各電路模塊進(jìn)行單獨(dú)設(shè)計(jì)和測(cè)試，最后將各

100、模塊組合后進(jìn)行整體測(cè)試單片機(jī)軟件可先在Proteus軟件中調(diào)試，再與硬件系統(tǒng)聯(lián)調(diào)。</p><p>　　但是遺憾的是由于最后做到5次諧波時(shí)波形出現(xiàn)了毛刺和失真，我努力克服但是越做到最后由于是模擬電路就出現(xiàn)了振蕩，我不會(huì)放棄雖然在本次課題研究中沒(méi)能解決但是在今后的學(xué)習(xí)工作中我還會(huì)繼續(xù)研究</p><p><b>　　參考文獻(xiàn)</b></p><p&g

101、t;　　1］Paul Scherz.發(fā)明者電子設(shè)計(jì)寶典.福州：福建科學(xué)技術(shù)出版社，2004</p><p>　?。?］黃爭(zhēng)，李琰.運(yùn)算放大器應(yīng)用手冊(cè).北京：電子工業(yè)出版社，2010</p><p>　?。?］張明金.電工基礎(chǔ).北京：北京師范大學(xué)出版社，2008</p><p>　?。?］童詩(shī)白，華成英.模擬電子技術(shù)基礎(chǔ).北京：高等教育出版社，2003</p&g

102、t;<p>　　[5] 黃志偉.全國(guó)大學(xué)生電子設(shè)計(jì)競(jìng)賽系統(tǒng)設(shè)計(jì)[M].北京：北京航空航天大學(xué)出版社，2006.</p><p>　　[6] 張友德.單片微型機(jī)原理、應(yīng)用與試驗(yàn)[M].上海：復(fù)旦大學(xué)出版社，2006.</p><p>　　[7] 高吉祥.全國(guó)大學(xué)生電子設(shè)計(jì)競(jìng)賽培訓(xùn)系列教程[M].北京：電子工業(yè)出版社，2007.</p><p>　　[8]

103、 蕭奮洛.嵌入式邏輯分析儀的設(shè)計(jì)與實(shí)現(xiàn)[J].世界電子元器件,2005，（10）：78-83.</p><p>　　[9] 劉新.淺談邏輯分析儀[J].計(jì)量與測(cè)試技術(shù),2006，33（3）：17-20.</p><p>　　[10]王景存．用FPGA實(shí)現(xiàn)數(shù)字邏輯分析儀設(shè)計(jì)[J]．武漢科技大學(xué)學(xué)報(bào)，2001，（32）：298-300．</p><p>　　[11]孔冬

104、蓮.基于示波器的簡(jiǎn)易邏輯分析儀設(shè)計(jì)[J].鄂州大學(xué)學(xué)報(bào)，2006，（3）：8-9.</p><p>　　[12]陸綺榮.基于雙CPU邏輯分析儀的設(shè)計(jì)與實(shí)現(xiàn)[J].儀器儀表學(xué)報(bào)，2006，（2）：209-212.</p><p>　　[13]繆毅.微機(jī)數(shù)據(jù)發(fā)生器與邏輯分析儀構(gòu)成的現(xiàn)代數(shù)字測(cè)試系統(tǒng)[J].無(wú)線電工程， 1992，（06）：23-25.</p><p>　

105、　[14] Peter van Roy. Challenges in developing useful and practical static analysis for logic programs[J].lecture Notes in Computer Science,1993(724):111.</p><p>　　[15]Yu.S.Solonetskill. Combined means of sig

106、nature-logic analysis[J].Measurement Techniques，1996, 39(5):561-564.</p><p><b>　　致 謝</b></p><p>　　在本次畢業(yè)設(shè)計(jì)的進(jìn)行過(guò)程中，我得到了很多人的幫助，在此表示衷心的感謝!</p><p>　　首先要感謝李月紅指導(dǎo)老師的悉心指導(dǎo)，指導(dǎo)老師幫助我

107、開(kāi)拓思路，鼓勵(lì)我做好課題。老師做事的那種熱情讓我深感震撼，使我也很有熱情地投入到我的課題中去。</p><p>　　創(chuàng)新實(shí)驗(yàn)室的同學(xué)也不時(shí)地幫助我，并且共同營(yíng)造了良好的學(xué)習(xí)和討論環(huán)境。</p><p>　　在整個(gè)制作過(guò)程中我還要感謝朱雷老師，由于AD637這塊片子比較貴，在我沒(méi)有辦法找到這塊片子的時(shí)候是他借給了我。 </p><p>　　我還要感謝電信學(xué)院實(shí)驗(yàn)室中心

108、提供的良好的科研環(huán)境和測(cè)試條件，感謝學(xué)校圖書(shū)館提供的相關(guān)資料。</p><p><b>　　附錄</b></p><p>　　附錄一：信號(hào)采集顯示程序</p><p>　　#include<reg52.h> </p><p>　　unsigned char code dispbitcode[]={0xf

109、e,0xfd,0xfb,0xf7,0xef,0xdf,0xbf,0x7f};</p><p>　　unsigned char code LEDcode[]={0x3f,0x06,0x5b,0x4f,0x66,0x6d,0x7d,0x07,0x7f,0x6f,0x00};</p><p>　　unsigned char code LEDcode1[]={0xbf,0x86,0xdb,0xcf

110、,0xe6,0xed,0xfd,0x87,0xff,0xef};</p><p>　　unsigned char disbuf[8]={0,0,0,0,10,10,10,10};</p><p>　　unsigned char dispcount;</p><p>　　sbit START=P3^1;</p><p>　　sbit OE=P3

111、^0;</p><p>　　sbit EOC=P3^2;</p><p>　　//unsigned char channel=0xfd;</p><p>　　unsigned int uiResult;</p><p>　　float aa,bb;</p><p>　　void delay2ms(void)</p

112、><p><b>　　{</b></p><p>　　unsigned char i,j;</p><p>　　for(i=2;i>0;i++)</p><p>　　for(j=256;j>0;j--);</p><p><b>　　}</b></p>

113、<p>　　void Display()</p><p><b>　　{</b></p><p><b>　　P2=0xff;</b></p><p>　　P0=LEDcode1[disbuf[0]];</p><p>　　P2=dispbitcode[0];</p><