基于0.18μmcmos工藝的高速前饋均衡器的設(shè)計及數(shù)字鎖相環(huán)的研究

1、DesignofAHighSpeedFeedForwardEqualizerandADigitalPhaseLockedLoopin018l上mCMOSTechnologyAThesisSubmittedtoSoutheastUniversityFortheAcademicDegreeofMasterofEngineeringBYHeYong—shengSupervisedbyProfHuQingshengSchoolofInforma

2、tionScienceandEngineeringSoutheastUniversityMarch2015摘要摘要隨著大數(shù)據(jù)、云計算、移動互聯(lián)網(wǎng)等技術(shù)的興起和發(fā)展，人們對通信系統(tǒng)帶寬的需求日益增加。高速、高可靠性、低成本的數(shù)據(jù)通信越來越成為國內(nèi)外的研究熱點。本文研究了高速前饋均衡器的設(shè)計，采用018岫CMOS工藝設(shè)計了工作速率為625Gb／s的3抽頭，T／2間隔的FIR前饋均衡器。為了拓展帶寬，設(shè)計中采用源極電容衰減電路作為延時單元，并

3、采用延時鎖定環(huán)和負(fù)載校準(zhǔn)技術(shù)，以降低工藝角變化對均衡器性能的影響。該前饋均衡器已經(jīng)流片并進(jìn)行了測試，包括焊盤在內(nèi)的芯片面積為O67074舢n2。測試結(jié)果顯示對于經(jīng)過18、24以及30英寸PCB信道，碼間干擾嚴(yán)重的625Gb／s偽隨機(jī)序列信號，均衡后眼圖都得到了一定程度的改善，表明本文設(shè)計的前饋均衡器能夠減小碼間干擾，改善信號眼圖。本文還研究了應(yīng)用于高速以太網(wǎng)的全數(shù)字鎖相環(huán)的設(shè)計。該數(shù)字鎖相環(huán)采用半定制和全定制相結(jié)合的設(shè)計方法，能夠為40

4、GE和100GE的物理編碼子層提供變速箱所需的6445MHz的時鐘。本文首先通過建立數(shù)字控制振蕩器和鑒相器的行為級模型，快速地仿真驗證了全數(shù)字鎖相環(huán)的功能。在此基礎(chǔ)上，采用0189inCMOS工藝完成了全數(shù)字鎖相環(huán)的版圖設(shè)計并己提交流片，芯片的版圖面積為044O44mill2，其中核心面積為004mm2。后仿真結(jié)果表明，全數(shù)字鎖相環(huán)的捕獲范圍為47679624MHz，在6445MHz處的峰峰抖動小于60ps，RMS抖動小于831ps，在