pcie3.0qos的電路設(shè)計(jì)

1、THEQoSCIRCUITDESIGNOFPCIE3OAThesisSubmittedtoSoutheastUniversityFortheAcademiCDegreeofMasterofEngineeringBYHUYongXinSupervisedbySupervlsedPanShuGuoViceProfessorAndSeniorEngineerLinGuenlornSchoolofIntegratedCircuitsSouthe

2、astUniversity2014520摘要摘要隨著半導(dǎo)體技術(shù)的發(fā)展，芯片集成度的提高，計(jì)算機(jī)處理器的能力變得越來(lái)越強(qiáng)，同時(shí)計(jì)算機(jī)外圍組件(如網(wǎng)卡)的速度也越來(lái)越快，但是連接計(jì)算機(jī)和外圍組件的總線速度卻沒(méi)有相應(yīng)的提升，總線的性能開(kāi)始成為影響計(jì)算機(jī)發(fā)展的一個(gè)瓶頸?，F(xiàn)在流行的外圍組件互聯(lián)(PeripheralComponentInterconnect，PCI)總線在速度上已經(jīng)不能滿(mǎn)足復(fù)雜多媒體數(shù)據(jù)實(shí)時(shí)傳輸?shù)男枨??？焖偻鈬M件互聯(lián)(Perip

3、heralComponentInterconnectExpress，PCIE)作為第三代lJO總線，在總線結(jié)構(gòu)上采取了根本性的變革，極大地提高了總線速度。PCIE總線即將成為新的總線標(biāo)準(zhǔn)，而PCIE的服務(wù)質(zhì)量(QualityofService，QoS)功能則是PCIE區(qū)別于傳統(tǒng)總線PCI的一個(gè)顯著技術(shù)優(yōu)勢(shì)。因此，PCIE中QoS功能的實(shí)現(xiàn)成為PCIE總線設(shè)計(jì)的一個(gè)關(guān)鍵點(diǎn)。本文設(shè)計(jì)的PCIEQoS功能對(duì)于提升總線的性能作用顯著。QoS技術(shù)

4、可以保證數(shù)據(jù)鏈路不容易發(fā)生阻塞，可以為不同的請(qǐng)求事務(wù)提供差異性服務(wù)，提高鏈路的傳輸效率。本文分析了PCIE總線協(xié)議和QOS技術(shù)，研究PCIE中實(shí)現(xiàn)QoS的理論基礎(chǔ)，設(shè)計(jì)實(shí)現(xiàn)了PCIE30協(xié)議標(biāo)準(zhǔn)下QoS的框架結(jié)構(gòu)，劃分了具體的功能模塊。虛通道(VirtualChannel，VC)管理模塊主要負(fù)責(zé)完成請(qǐng)求事務(wù)的分類(lèi)和虛通道優(yōu)先級(jí)的管理；流量控制模塊主要負(fù)責(zé)對(duì)一條鏈路兩端的接口實(shí)行流量控制，該模塊需要保證發(fā)送端口在確認(rèn)接收端口有足夠的緩沖空

5、間來(lái)存儲(chǔ)待發(fā)送的事務(wù)時(shí)才進(jìn)行發(fā)送任務(wù)，這樣改善了鏈路的傳輸效率，保證了傳輸?shù)某晒β?，減小重發(fā)的概率。本文采用Vefilog語(yǔ)言完成了寄存器傳輸級(jí)(RegisterTransferLevel，RTL)代碼設(shè)計(jì)，并通過(guò)SystemVerilog語(yǔ)言搭建的測(cè)試平臺(tái)進(jìn)行了功能仿真驗(yàn)證，利用Synopsys的DesignComplier工具綜合，通過(guò)Xilinx的FPGA完成驗(yàn)證，證明本設(shè)計(jì)完成了預(yù)期的功能。因?yàn)镻CIE提供了差異性服務(wù)，QoS的