基于SIMD的媒體處理器的數(shù)據(jù)存儲(chǔ)與組織體系結(jié)構(gòu)優(yōu)化研究.pdf

1、基于SIMD技術(shù)的媒體處理器在多媒體處理領(lǐng)域憑借著其良好的可編程性和高性能而備受關(guān)注。但是其性能的進(jìn)一步提高卻受制于一些非運(yùn)算的因素，也就是通常所說的數(shù)據(jù)存儲(chǔ)與組織。這主要是由多媒體處理的數(shù)據(jù)訪問的靈活性和SIMD技術(shù)對(duì)算法的規(guī)整性的高度依賴性所導(dǎo)致。為了進(jìn)一步的開發(fā)基于SIMD技術(shù)的媒體處理器的性能，本文分別從數(shù)據(jù)組織和存儲(chǔ)兩個(gè)方面來對(duì)其進(jìn)行體系結(jié)構(gòu)的優(yōu)化。 首先，在數(shù)據(jù)組織方面，本文提出了一種基于顯式數(shù)據(jù)置換的EDO-SIM

2、D指令集體系結(jié)構(gòu)。它將數(shù)據(jù)置換信息顯式地聲明在了指令字當(dāng)中，同時(shí)將數(shù)據(jù)置換操作與數(shù)據(jù)計(jì)算和存儲(chǔ)操作結(jié)合起來，通過這樣的方法來降低由數(shù)據(jù)組織指令所帶來的非計(jì)算開銷。本文還給出了在一個(gè)baseline SIMD媒體處理器的基礎(chǔ)上實(shí)現(xiàn)EDO-SIMD指令集體系結(jié)構(gòu)的方法。基于H.264/AVC實(shí)時(shí)解碼器的Benchmark實(shí)驗(yàn)結(jié)果表明，在僅僅只在硬件面積上增加了0.49％的情況下，所提出的。EDO-SIMD可以達(dá)到1.34～1.40的性能加速

3、比以及減少17.7％的代碼長(zhǎng)度。 然后，本文分別從兩個(gè)方向上探討了SIMD媒體處理器的片上存儲(chǔ)系統(tǒng)的優(yōu)化方案。其一是研究如何能將流訪問與面向二維邏輯數(shù)據(jù)空間的并行存儲(chǔ)器結(jié)合起來，在這個(gè)方面，本文提出了一個(gè)基于地址交織的二維流存儲(chǔ)系統(tǒng)。該存儲(chǔ)系統(tǒng)完成了二維邏輯空間到物理空間上并行存儲(chǔ)器模塊的映射。數(shù)據(jù)在物理存儲(chǔ)器上進(jìn)行了交織存放以支持行陣列和列陣列的同時(shí)訪問。該交織算法在之前的交織算法基礎(chǔ)上做了面向流訪問的改進(jìn)?；贖.264/A

4、VC實(shí)時(shí)解碼器的Benchmark實(shí)驗(yàn)結(jié)果表明，所述的二維流存儲(chǔ)系統(tǒng)可以減少平均約32.0％的存儲(chǔ)器訪問率以及25.4％的實(shí)時(shí)處理中所需的時(shí)鐘周期數(shù)。 在另一方面，本文致力于研究如何改進(jìn)傳統(tǒng)的基于線性偏差的地址交織策略來解決其存儲(chǔ)器冗余和無法支持模尋址的問題。本文提出了一種優(yōu)化的基于線性偏差的交織策略，它采用了2pq(Pq表示并行的數(shù)據(jù)通路路數(shù))個(gè)存儲(chǔ)器模塊。為了克服在這種情況下帶來的存儲(chǔ)器模塊沖突，所提出的交織策略在二維邏輯數(shù)