MPEG-2視頻解碼器的總線設(shè)計(jì)及實(shí)現(xiàn).pdf

1、隨著集成電路設(shè)計(jì)和制造技術(shù)的發(fā)展,集成電路設(shè)計(jì)已進(jìn)入片上系統(tǒng)(SOC)時(shí)代。由于系統(tǒng)復(fù)雜度的增加,設(shè)計(jì)所關(guān)注的焦點(diǎn)由新功能模塊的設(shè)計(jì)和實(shí)現(xiàn)轉(zhuǎn)變?yōu)樵u(píng)估,驗(yàn)證和集成軟硬件模塊,設(shè)計(jì)方法也由ASIC設(shè)計(jì)方法轉(zhuǎn)變?yōu)镮P重用、基于平臺(tái)的SOC設(shè)計(jì)方法?？偩€設(shè)計(jì)是系統(tǒng)設(shè)計(jì)的重要方面之一?？偩€支持系統(tǒng)中各個(gè)功能模塊間數(shù)據(jù)的有效傳輸。系統(tǒng)的性能不僅與功能模塊的性能有關(guān),也依賴于總線架構(gòu)的設(shè)計(jì)。顯然如何既滿足系統(tǒng)的性能要求,又在硬件實(shí)現(xiàn)上的成本較低是設(shè)計(jì)

2、的一個(gè)很大挑戰(zhàn)。 本文研究的對(duì)象是解碼芯片中的視頻解碼子系統(tǒng)在MPEG2主級(jí)、主層的應(yīng)用,圍繞總線結(jié)構(gòu)的設(shè)計(jì)及視頻解碼子系統(tǒng)的系統(tǒng)集成和驗(yàn)證展開。由于視頻系統(tǒng)處理的數(shù)據(jù)量大,并且在數(shù)字廣播應(yīng)用中需要進(jìn)行實(shí)時(shí)解碼,這要求在設(shè)計(jì)系統(tǒng)時(shí)不僅各個(gè)功能子模塊要在規(guī)定的時(shí)鐘周期內(nèi)完成相應(yīng)的功能,而且總線結(jié)構(gòu)要適當(dāng)選擇,從而使整個(gè)系統(tǒng)能提供可以接受的性能。在描述系統(tǒng)的性能時(shí),系統(tǒng)帶寬是一個(gè)重要參數(shù),本文就是從系統(tǒng)帶寬的角度來對(duì)問題展開研究。

3、 本文針對(duì)上述問題,首先對(duì)解碼器的架構(gòu)進(jìn)行詳細(xì)地研究,并對(duì)各個(gè)解碼功能模塊的原理以及工作過程進(jìn)行了詳細(xì)分析,在此基礎(chǔ)上,對(duì)系統(tǒng)的帶寬需求進(jìn)行了詳細(xì)分析,并總結(jié)了影響帶寬的因素。然后在深入對(duì)各個(gè)子模塊的工作特點(diǎn)分析的基礎(chǔ)上,提出了針對(duì)于實(shí)驗(yàn)室的項(xiàng)目(MPEG-2解碼芯片設(shè)計(jì))的子模塊互連的解決方案,采用單層、獨(dú)立的系統(tǒng)總線和數(shù)據(jù)總線。 文中為了探討該方案工程應(yīng)用的可能性,用IP模塊完成系統(tǒng)的建模,并實(shí)現(xiàn)了視頻解碼各功能模塊I