基于NiosⅡ的同構(gòu)多核處理器設(shè)計(jì)與FPGA實(shí)現(xiàn).pdf

1、將多個(gè)處理器核集成到一塊芯片上以提高系統(tǒng)芯片的整體性能已經(jīng)成為下一代SoC(System On Chip)設(shè)計(jì)的發(fā)展趨勢(shì)，而各處理器核之間通信效率的提高又成為多處理器芯片設(shè)計(jì)的關(guān)鍵。
　　 目前的嵌入式多核處理器芯片設(shè)計(jì)多采用單總線結(jié)構(gòu)，各處理器核之間相互獨(dú)立，而隨著系統(tǒng)中模塊數(shù)目的增加，各模塊之間的通信效率隨之降低，進(jìn)而影響系統(tǒng)的整體性能。針對(duì)這一問(wèn)題，本文采用二級(jí)片上總線架構(gòu)，設(shè)計(jì)了一款同構(gòu)多核處理器芯片，并提出了一種新的處

2、理器核間通信機(jī)制，通過(guò)這一機(jī)制實(shí)現(xiàn)了各處理器核之間的高效通信，提高了嵌入式多核處理器芯片的整體性能。本設(shè)計(jì)基于IP復(fù)用技術(shù)，具有兩級(jí)總線架構(gòu)：局部總線負(fù)責(zé)處理器核與局部存儲(chǔ)器之間的通信；全局總線實(shí)現(xiàn)處理器核對(duì)共享模塊的訪問(wèn)，兩層總線通過(guò)總線橋連接。本設(shè)計(jì)由四個(gè)局部處理器子系統(tǒng)和共享模塊（共享存儲(chǔ)器、通信控制器、資源管理器）組成，每個(gè)處理器子系統(tǒng)具有相同結(jié)構(gòu)，包括處理器核與局部存儲(chǔ)器。處理器核通過(guò)訪問(wèn)通信控制器對(duì)其他處理器核發(fā)起通信請(qǐng)求，

3、本文采用固定優(yōu)先級(jí)法設(shè)置通信優(yōu)先級(jí)。各處理器核之間采用主從方式進(jìn)行任務(wù)調(diào)度。系統(tǒng)通過(guò)資源管理器對(duì)共享模塊進(jìn)行管理，從而解決了各處理器核對(duì)共享模塊訪問(wèn)的沖突問(wèn)題。
　　 本設(shè)計(jì)使用VHDL語(yǔ)言在Altera公司Stratix-Ⅱ系列的EP2S130型號(hào)的FPGA中實(shí)現(xiàn)，并對(duì)兩級(jí)總線和各模塊進(jìn)行了功能仿真。與同類芯片相比，由于該款處理器的層級(jí)結(jié)構(gòu)和獨(dú)特的運(yùn)行機(jī)制使其在具有多任務(wù)和并行性的同時(shí)，具有較高的通信效率，并且對(duì)外部事件響應(yīng)的