“微型核”低噪聲放大器的設計與仿真.pdf

1、隨著微電子、微機械和高級材料等新技術的迅速發(fā)展，近年來小衛(wèi)星的研究正在向體積小、質量輕、功能密度高的方向發(fā)展。研究基于SoC(SystemonChip)技術的“微型核”，可以減小衛(wèi)星的體積并大大提高小衛(wèi)星的有效載荷，對我國衛(wèi)星電子系統(tǒng)的國產化、小型化、低功耗、多功能、高性能和高可靠性具有重要的意義。
　　針對此，本論文完成了一個2.4GHz衛(wèi)星射頻前端接收電路的全集成差分CMOS低噪聲放大器(LowNoiseAmplifier)的

2、設計。
　　通過對衛(wèi)星通信系統(tǒng)的鏈路分析，根據實際系統(tǒng)需要，確定了低噪放模塊的設計指標。采用常用的共源共柵拓撲結構，設計了一個差分結構的LNA。設計過程中，在限定功耗的前提下，主要針對共源晶體管和共柵晶體管的柵寬，對電路的性能進行了優(yōu)化，使得設計的LNA的噪聲系數最小。該電路采用TSMC的0.18μmCMOS工藝，結合射頻集成電路仿真軟件ADS(AdvancedDesignSystem)對其進行匹配、仿真、優(yōu)化設計，得到了較好的仿

3、真結果并進行了分析討論。
　　從本設計的應用背景出發(fā)，考慮到單端天線與差分LNA之間的不匹配性，設計了一個介于兩者之間的有源平衡轉換電路—Balun(BALance-UNbalunce)，并提出了將這個Balun電路與前面設計的差分LNA作為一個整體進行了仿真的設計方案。仿真結果顯示：在2.45GHz的中心頻率上，該電路能夠提供28.931dB的正向增益，噪聲系數為2.485dB,IIP3為-18.4dBm，輸入輸出反射系數均小于