基于FPGA的數(shù)據(jù)傳輸系統(tǒng)基帶處理單元的設(shè)計(jì).pdf

1、通信系統(tǒng)能夠可靠、高效地傳輸信息始終是通信工作追求的目標(biāo)。數(shù)據(jù)傳輸系統(tǒng)的設(shè)計(jì)，要保證傳輸?shù)目煽啃?，降低通信設(shè)備的發(fā)射功率，減小體積，因此在基帶處理單元中進(jìn)行差錯(cuò)控制設(shè)計(jì)具有非常重要的意義。
　　差錯(cuò)控制編碼技術(shù)是解決傳輸可靠性的一種重要手段，維特比(Viterbi)譯碼算法是一種最大似然譯碼，它可以得到較高的譯碼速度以及譯碼計(jì)算時(shí)間固定，因而在通信系統(tǒng)中得到廣泛應(yīng)用。隨著微電子技術(shù)和電子設(shè)計(jì)自動(dòng)化(EDA)技術(shù)的迅速發(fā)展，以FPG

2、A和CPLD為代表的可編程邏輯器件憑借其設(shè)計(jì)方便靈活和校驗(yàn)快等特點(diǎn)廣泛應(yīng)用于數(shù)字信號(hào)處理領(lǐng)域。本文主要探討了應(yīng)用FPGA實(shí)現(xiàn)數(shù)據(jù)傳輸系統(tǒng)基帶處理單元的具體方案。論文對(duì)基帶處理單元和FPGA設(shè)計(jì)方法進(jìn)行了相關(guān)研究，尤其對(duì)基帶處理單元中卷積碼編碼和Viterbi譯碼進(jìn)行了深入的研究，并應(yīng)用Altera公司最新的FPGA開發(fā)平臺(tái)QuartusII5.1完成了基帶處理單元的設(shè)計(jì)。
　　文中回顧了相關(guān)領(lǐng)域的發(fā)展歷史，給出基帶處理單元的組成及

3、其基本原理，對(duì)卷積碼原理和Viterbi算法進(jìn)行了分析，確定了用于本設(shè)計(jì)的糾錯(cuò)碼類型(2,1,9)卷積碼，同時(shí)對(duì)開發(fā)平臺(tái)及設(shè)計(jì)語(yǔ)言進(jìn)行了簡(jiǎn)要介紹。結(jié)合系統(tǒng)的設(shè)計(jì)要求，探討了基帶處理單元的具體實(shí)現(xiàn)方法，提出整體設(shè)計(jì)方案，并定義接口信號(hào)種類。在詳細(xì)介紹了發(fā)送端編碼模塊和接收端Viterbi譯碼模塊的FPGA實(shí)現(xiàn)方法之后，還通過(guò)Matlab仿真結(jié)果，給出了Viterbi譯碼的性能分析?；鶐幚韱卧髂K的FPGA設(shè)計(jì)主要包括發(fā)送端并串轉(zhuǎn)換模塊