基于SPIHT算法的圖像壓縮卡的研制.pdf

1、數(shù)字圖像在國(guó)防、工業(yè)、生活等諸多領(lǐng)域被廣泛應(yīng)用,但龐大的數(shù)據(jù)量不利于傳輸與存儲(chǔ),所以對(duì)圖像數(shù)據(jù)的實(shí)時(shí)硬件壓縮顯得尤為迫切。在這個(gè)前提下,本文對(duì)基于分級(jí)樹(shù)集合劃分(Set Partitioning in Hierarchical Trees,SPIHT)算法的圖像壓縮卡的研制過(guò)程進(jìn)行了闡述。本文首先綜述了圖像壓縮的可能性和壓縮編碼的常用方法,根據(jù)壓縮效率、硬件開(kāi)銷和設(shè)計(jì)復(fù)雜度確定了離散小波變換(DWT)結(jié)合SPIHT算法的圖像壓縮編碼方案

2、。在理論部分,本文對(duì)小波變換的提升算法、整數(shù)5/3小波變換及其圖像壓縮應(yīng)用作了介紹,然后對(duì)SPIHT算法及無(wú)鏈表結(jié)構(gòu)的硬件改進(jìn)算法作了描述。在硬件設(shè)計(jì)部分,根據(jù)圖像壓縮卡的需求提出了硬件總體設(shè)計(jì)方案,并對(duì)基于SAA7111A芯片的視頻圖像采集單元、數(shù)據(jù)緩沖單元、基于FPGA的圖像壓縮及控制單元和USB接口單元電路設(shè)計(jì)作了闡述。硬件設(shè)計(jì)中,圖像壓縮算法的可編程邏輯設(shè)計(jì)是本文的核心內(nèi)容,設(shè)計(jì)中首先提出了圖像壓縮編碼的模塊化邏輯結(jié)構(gòu),然后詳細(xì)

3、描述了基于提升算法的四級(jí)整數(shù)5/3小波變換和SPIHT改進(jìn)編碼算法的邏輯設(shè)計(jì)思想和實(shí)現(xiàn)方法。在邏輯設(shè)計(jì)中,采用了Verilog HDL作為輸入描述,程序通用性和可移植性好；運(yùn)用了流水線技術(shù)和圖像壓縮的分塊處理思想,提高了系統(tǒng)的處理能力,極大限度地減少了中間數(shù)據(jù)存儲(chǔ)器的數(shù)量,節(jié)省了硬件開(kāi)銷。本設(shè)計(jì)對(duì)圖像壓縮方案進(jìn)行了MATLAB仿真,并以MATLAB仿真結(jié)果為參照,在Quartus II中進(jìn)行了小波變換和SPIHT編碼邏輯的時(shí)序仿真分析,