具有內部基準的10位50MSPS流水線A-D轉換器設計.pdf

1、流水線模數(shù)轉換器(Analog-to-Digital Converter, ADC)是一種使用最為廣泛的模擬數(shù)字接口部件，它能實現(xiàn)速度和精度之間最好的折衷，且電路結構非常適用于CMOS集成工藝制作。因此，如何實現(xiàn)高速、高精度流水線型A/D轉換器成為近年來人們關注的熱點。 本文在充分文獻調研的基礎上，完成了具有內置帶隙基準電壓源的10位流水線A/D轉換器的設計，并采用CHARTERED0.35μm CMOS工藝模型和Cadence

2、工具對A/D轉換器進行整體性能的仿真驗證。重點完成了流水線ADC中關鍵模塊如余量增益電路、高精度比較電路、低功耗帶隙基準電壓源、子DAC(Digital-to-Analog Converter，DAC)電路、子ADC電路、時鐘電路、數(shù)字糾錯單元電路的設計和仿真。此外，還對ADC做了相應的版圖設計。 論文研究的創(chuàng)新點主要體現(xiàn)在流水線A/D轉換器采用低功耗技術設計的帶隙基準電壓源，有效的降低了電源抖動對A/D轉換的影響，提高了ADC

3、的精度；此外，設計了一個適用于流水線模數(shù)轉換器的高增益、高帶寬的運算放大器，以減少因運放的有限增益所帶來的誤差；并且，與傳統(tǒng)的設計方法相比較，本文采用數(shù)量更少的MOS管設計了柵壓自舉開關并將其用于采樣電路，確保模數(shù)轉換器在信號輸入頻率較高時仍然有較好的性能。在完成流水線ADC的整體設計之后，本文對影響流水線ADC性能的因素做了分析，并結合本文的設計實踐降低ADC的誤差。 整個A/D轉換器在Cadence工作平臺下，使用Spect