基于FPGA的光柵檢測片上系統(tǒng)（SOC）的研制.pdf

1、本文簡要介紹了光柵檢測裝置在國內(nèi)外的發(fā)展動態(tài)及光柵測量的基本原理，對比分析了當(dāng)今一些光柵檢測系統(tǒng)的優(yōu)缺點(diǎn)，并進(jìn)而提出了基于高速FPGA器件來實(shí)現(xiàn)的集成化設(shè)計(jì)方案。 新型器件可定制微控制器Zylogic E5內(nèi)部集成了加速的8051和FPGA單元，本設(shè)計(jì)利用一片Zylogic E5實(shí)現(xiàn)了光柵數(shù)顯裝置的細(xì)分辨向、計(jì)數(shù)、微處理器、人機(jī)接口等全部功能的集成，構(gòu)成嵌入式光柵檢測片上系統(tǒng)(SOC)，采取自頂而下的開發(fā)思想，利用硬件描述語言’

2、Vcrilog HDL進(jìn)行系統(tǒng)的硬件模塊設(shè)計(jì)，并與使用C51設(shè)計(jì)的軟件程序相結(jié)合，組成了移植性很強(qiáng)的片上系統(tǒng)(SOC)。最后，利用Fastchip開發(fā)平臺進(jìn)行了系統(tǒng)的整體開發(fā)和實(shí)時調(diào)試，ZE5 CSOC器件與FastChip Device Link工具(該工具是基于主機(jī)的調(diào)試器)，以及JTAG下載/調(diào)試電纜相結(jié)合，組成了實(shí)時、全速的片上調(diào)試系統(tǒng)。 新型的集成化設(shè)計(jì)方案具有以下特點(diǎn)：全數(shù)字化，整個電路設(shè)計(jì)基于全數(shù)字化思想，各部分功

3、能采用硬件描述語言Vcrilog HDL系統(tǒng)邏輯功能進(jìn)行描述，通過數(shù)字邏輯實(shí)現(xiàn)具體功能；高集成度，整個系統(tǒng)在一片可定制微控制器ZE5上實(shí)現(xiàn)，相對于傳統(tǒng)電路明顯的減少了器件使用的數(shù)量，以三坐標(biāo)光柵數(shù)顯系統(tǒng)為例，集成化以后可以減少了13片IC及多個電阻電容，從而大大減少了印刷電路板的面積，提高了系統(tǒng)的穩(wěn)定性；高速度，采用40MHz的系統(tǒng)時鐘，使得系統(tǒng)的跟蹤速度大大提高，擺脫了計(jì)數(shù)頻率受限的缺點(diǎn)；強(qiáng)升級能力及可移植性，模塊化設(shè)計(jì)及系統(tǒng)資源的可