基于SOC存儲控制器的研究與開發(fā).pdf_第1頁
已閱讀1頁，還剩74頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進(jìn)行舉報或認(rèn)領(lǐng)

文檔簡介

1、在系統(tǒng)級芯片時代，SOC(System On Chip)常采用基于IP核(Intelligence Property Core)的設(shè)計和復(fù)用的方法。因此超大規(guī)模集成電路設(shè)計正步入一個IP整合的時代。 本論文研究工作屬于企業(yè)研發(fā)的一款通信處理芯片的一部分。首先，對相關(guān)的理論概念進(jìn)行了研究，包括SOC、IP、主流驗證技術(shù)、計算機(jī)存儲體系和動態(tài)隨機(jī)存儲器SDRAM(Synchronous Dynamic Random Access M

2、emory)。然后，對設(shè)計需求進(jìn)行分析并制定設(shè)計規(guī)范，采取模塊化設(shè)計，用Verilog硬件描述語言HDL(Hardware Description Language)對所設(shè)計模塊進(jìn)行描述，并進(jìn)而完成單模塊驗證。最后，將所設(shè)計模塊集成到整個SOC體系中，進(jìn)行系統(tǒng)級驗證。本文以Cadence系列EDA軟件、Modelsim、Synplify Pro等作為主要設(shè)計和驗證工具，對設(shè)計中的主要模塊進(jìn)行了較為詳細(xì)的理論研究并給出了實現(xiàn)方式，并完成了

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論