基于FPGA的設(shè)備狀態(tài)信號采集傳輸系統(tǒng)研究.pdf

1、基于FPGA的設(shè)備狀態(tài)信號采集傳輸系統(tǒng)研究重慶大學碩士學位論文學生姓名：柳玉仙指導教師：楊天怡教授專業(yè)：控制理論與控制工程學科門類：工學重慶大學自動化學院二OO八年四月重慶大學碩士學位論文中文摘要I摘要基于FPGA(FieldProgrammableGateArray)現(xiàn)場可編程門陣列的電路系統(tǒng)是目前硬件工程師研究的熱點。與傳統(tǒng)的電路系統(tǒng)相比，基于FPGA設(shè)計的系統(tǒng)具有功能強大，時序邏輯資源豐富，可反復編程修改，開發(fā)周期短等優(yōu)點。機械設(shè)

2、備狀態(tài)監(jiān)測信號的獲取(數(shù)據(jù)采集及傳輸)，已成為機械行業(yè)急需改進與提高的問題。本文對當前各種機械振動信號的數(shù)據(jù)采集和傳輸方式做了深入分析與研究，根據(jù)機械振動信號的特殊要求，針對機械振動信號數(shù)據(jù)量較大、實時性和連續(xù)性要求較高的特點，提出了一種基于FPGA的數(shù)據(jù)采集及傳輸方法。為了實現(xiàn)信號數(shù)據(jù)采集傳輸和存儲功能，本文利用FPGA內(nèi)部豐富的硬件資源設(shè)計一個類似CPU功能的智能小系統(tǒng)，將數(shù)據(jù)采集和傳輸?shù)目刂颇K等都集成于一片F(xiàn)PGA中，在單片F(xiàn)P

3、GA內(nèi)部設(shè)計AD數(shù)據(jù)采集控制器，實現(xiàn)數(shù)據(jù)采集的時序控制和多路轉(zhuǎn)換控制；在FPGA內(nèi)部實現(xiàn)雙口RAM(FIFO)，用以對采集數(shù)據(jù)的緩存以及同步完成簡化TCPIP協(xié)議及以太網(wǎng)協(xié)議的封裝，采用類似CPU的控制小系統(tǒng)，通過對指令的逐條執(zhí)行完成對數(shù)據(jù)的打包傳輸和應答功能控制，正常情況下數(shù)據(jù)信號以以太網(wǎng)的方式把現(xiàn)場采集到的數(shù)據(jù)傳輸?shù)缴衔粰C?？紤]到大型機械不間斷運行的要求，為了保證在以太網(wǎng)或上位數(shù)據(jù)處理機故障的情況下采集數(shù)據(jù)的連續(xù)性，提出了一種基于U

4、SB的數(shù)據(jù)存儲方法，在FPGA中開辟一個外圍USB存儲器的控制模塊，控制USB暫存數(shù)據(jù)的功能的調(diào)用，當以太網(wǎng)數(shù)據(jù)傳輸方式發(fā)生故障，將采集數(shù)據(jù)保存到外圍大容量存儲器中，故障解決之后將暫存的數(shù)據(jù)直接送至上位機。整個系統(tǒng)功能主要以硬件描述語言VHDL為主來實現(xiàn)。通過對FPGA的特性功能分析，本文重點闡述了利用自上而下的設(shè)計思想，對系統(tǒng)中各個關(guān)鍵技術(shù)模塊和難點進行深入分析與研究，通過實驗仿真，對各主要功能模塊及系統(tǒng)不斷加以完善，最終使系統(tǒng)仿真結(jié)