NoC體系結(jié)構(gòu)性能評(píng)估及通訊元件設(shè)計(jì).pdf

1、目前，半導(dǎo)體的工藝節(jié)點(diǎn)已經(jīng)減小到了50nm，單個(gè)芯片上可以集成的晶體管數(shù)目已經(jīng)突破了10億只。工藝的進(jìn)步使得在單一芯片上實(shí)現(xiàn)具有復(fù)雜功能的系統(tǒng)有了可能。另一方面，消費(fèi)者對(duì)于功能更加強(qiáng)大、規(guī)模更大的集成電路的需求不斷增長(zhǎng)，加之傳統(tǒng)總線結(jié)構(gòu)的SoC(片上系統(tǒng))的弊端日益顯露。在這樣的背景下，人們借鑒計(jì)算機(jī)系統(tǒng)從單機(jī)到網(wǎng)絡(luò)發(fā)展的歷史經(jīng)驗(yàn)，試圖用基于通信的NoC(網(wǎng)絡(luò)化芯片)來解決目前集成電路設(shè)計(jì)中遇到的問題。 NoC的研究和應(yīng)用目前尚

2、處于起步階段。其研究范圍比較廣泛，目前研究的主要內(nèi)容有：拓?fù)浣Y(jié)構(gòu)、通訊協(xié)議、基礎(chǔ)元件庫(kù)和EDA實(shí)現(xiàn)理論與工具。本文在總結(jié)NoC理論體系的基礎(chǔ)上，重點(diǎn)介紹NoC體系結(jié)構(gòu)性能的評(píng)估和NoC通訊元件的設(shè)計(jì)。 本文在分析了影響NoC體系結(jié)構(gòu)性能的各種參數(shù)之后，介紹了用網(wǎng)絡(luò)仿真軟件NS2對(duì)幾種常見拓?fù)浣Y(jié)構(gòu)的通信進(jìn)行仿真的過程。作者用awk對(duì)仿真得出的trace文件進(jìn)行了處理，得到了網(wǎng)絡(luò)延遲、吞吐量和丟包率的定量值，并用繪圖工具xgraph