對(duì)稱(chēng)多核處理器中Cache一致性的研究與實(shí)現(xiàn).pdf

1、多內(nèi)核的處理器已經(jīng)是當(dāng)今時(shí)代趨勢(shì)的必然產(chǎn)物，多內(nèi)核微處理器的研究開(kāi)發(fā)已經(jīng)成為世界范圍內(nèi)的熱點(diǎn)之一.本文簡(jiǎn)要介紹了多核處理器的幾種主要體系結(jié)構(gòu)和指令集結(jié)構(gòu).詳細(xì)論述了Leon3處理器的結(jié)構(gòu)和以其為核心的對(duì)稱(chēng)多處理器結(jié)構(gòu)和SPARC指令集.在此基礎(chǔ)上引出了數(shù)據(jù)一致性問(wèn)題，數(shù)據(jù)高速緩存的一致性(cache coherence)是解決多內(nèi)核之間通信的一個(gè)重要課題.同時(shí)，為了支持多任務(wù)和多用戶(hù)的Linux-smp操作系統(tǒng)，就必須使用虛擬存儲(chǔ)技術(shù)，

2、虛擬存儲(chǔ)器也就成為本文研究的重要內(nèi)容之一. 本文以Leon3微處理器為內(nèi)核，深入研究了該內(nèi)核的結(jié)構(gòu)和指令系統(tǒng)，就虛擬存儲(chǔ)器的使用和數(shù)據(jù)高速緩存的一致性問(wèn)題進(jìn)行了詳細(xì)分析與研究，研究現(xiàn)有的解決數(shù)據(jù)高速緩存一致性的兩種協(xié)議，分析了兩種具體實(shí)現(xiàn)方案的優(yōu)缺點(diǎn).在此基礎(chǔ)上提出了在數(shù)據(jù)塊對(duì)應(yīng)的高速緩存中存儲(chǔ)兩個(gè)標(biāo)識(shí)(tag)的方法來(lái)解決以Leon3為內(nèi)核的對(duì)稱(chēng)多處理器中的數(shù)據(jù)Cache一致性問(wèn)題，其中一個(gè)是虛擬tag，用于高速緩存正常的讀、

3、寫(xiě)操作；另一個(gè)是物理tag，用于對(duì)總線的監(jiān)聽(tīng)，保證數(shù)據(jù)的一致性. 論文最后講述了設(shè)計(jì)驗(yàn)證的流程和使用的工具，給出了設(shè)計(jì)的驗(yàn)證和性能測(cè)試結(jié)果.經(jīng)過(guò)仿真和把設(shè)計(jì)下載到FPGA開(kāi)發(fā)板上并運(yùn)行Linux-smp操作系統(tǒng)，結(jié)果證明本設(shè)計(jì)能夠解決數(shù)據(jù)cache的一致性問(wèn)題.使用標(biāo)準(zhǔn)小型測(cè)試程序dhrystone2.1進(jìn)行性能測(cè)試，結(jié)果表明，相對(duì)單處理器，雙核處理器有近8096的提高，四核處理器有近160﹪的提高.在沒(méi)有優(yōu)化的條件下，使用DC