具有學(xué)習(xí)功能的遙控解碼專(zhuān)用集成電路的設(shè)計(jì).pdf

1、專(zhuān)用集成電路(ASIC)是面向特定用戶、具有特定用途的芯片。根據(jù)廠方要求,本文設(shè)計(jì)了一種具有地址學(xué)習(xí)功能的遙控解碼芯片,并給出了具體設(shè)計(jì)過(guò)程。整個(gè)設(shè)計(jì)過(guò)程分為前端和后端兩大部分。
　　前端為電路設(shè)計(jì),在軟件 MAX+plusII中,根據(jù)“自頂向下”的設(shè)計(jì)方法,從整個(gè)芯片的功能要求出發(fā),將芯片劃分為同步信號(hào)變換、原始數(shù)據(jù)恢復(fù)、同步信號(hào)檢測(cè)、地址學(xué)習(xí)、輸出邏輯控制等功能模塊。對(duì)各模塊進(jìn)行了具體的電路設(shè)計(jì),尤其對(duì)地址學(xué)習(xí)功能模塊提出了一

2、些設(shè)計(jì)巧妙的電路結(jié)構(gòu),并進(jìn)一步由各個(gè)模塊構(gòu)建整個(gè)電路,實(shí)現(xiàn)整個(gè)芯片的功能。對(duì)其中的主要模塊和整體芯片電路給出了仿真波形進(jìn)行功能驗(yàn)證。后端為版圖設(shè)計(jì),在cadence軟件中,采用標(biāo)準(zhǔn)單元設(shè)計(jì)法,根據(jù)廠家給定的0.6um N阱硅柵CMOS工藝,完成了前端電路中所用到的各個(gè)單元的版圖設(shè)計(jì),芯片總體版圖采用手工布局布線的方法,使整個(gè)版圖更加緊湊,提高了芯片面積利用率,優(yōu)化了電路性能。所有版圖均通過(guò)了設(shè)計(jì)規(guī)則檢查,版圖提取和版圖與電路圖一致性檢查