高清多媒體接口發(fā)送端芯片HDMI Tx設(shè)計(jì)方法.pdf

1、本論文主要介紹HDMI_Tx芯片整體架構(gòu)設(shè)計(jì)以及其中音頻、視頻、包處理、HDCP模塊的設(shè)計(jì)方法。針對(duì)芯片設(shè)計(jì)中的難點(diǎn)，提供了分析方法，并對(duì)所做設(shè)計(jì)進(jìn)行功仿與FPGA驗(yàn)證，證明了設(shè)計(jì)的可行性。在設(shè)計(jì)過程中，依據(jù)HDMI以及HDCP的兼容性測(cè)試要求，進(jìn)行可靠的強(qiáng)健性設(shè)計(jì)，同時(shí)考慮了信道傳輸過程中可能出現(xiàn)的誤碼率以及芯片工作在異常情況下的自恢復(fù)能力。在視頻接口模塊中，針對(duì)對(duì)下游HDCP模塊的影響，需恢復(fù)同步信號(hào)，并對(duì)視頻流采用謹(jǐn)慎更新與謹(jǐn)慎建

2、立的策略。 在芯片的驗(yàn)證過程中，利用隨機(jī)源的設(shè)計(jì)，對(duì)RTL進(jìn)行了全面的驗(yàn)證，并針對(duì)現(xiàn)實(shí)測(cè)試的可行性，對(duì)CEA861B中規(guī)定的實(shí)際視頻幀進(jìn)行了簡(jiǎn)化，節(jié)約了大量的測(cè)試時(shí)間。 在電路設(shè)計(jì)中，不僅考慮了算法能否實(shí)現(xiàn)，還要兼顧功耗與面積，從而壓低成本，這也是激烈的消費(fèi)電子市場(chǎng)競(jìng)爭(zhēng)的要求。 本項(xiàng)目的RTL設(shè)計(jì)部分依靠Mentor的QuastaSim6.3工具，使用VerilogIEEE2001語言，在驗(yàn)證過程中使用Syste