神經(jīng)網(wǎng)絡(luò)實(shí)時(shí)計(jì)算關(guān)鍵技術(shù)研究.pdf

1、神經(jīng)網(wǎng)絡(luò)是智能信息處理的主要技術(shù)之一，它所具備的獨(dú)特知識表示結(jié)構(gòu)和信息處理的原則，使其在許多應(yīng)用領(lǐng)域取得了顯著的進(jìn)展，如模式識別、函數(shù)逼近、智能控制和復(fù)雜信號處理等傳統(tǒng)計(jì)算機(jī)極難求解的問題。 神經(jīng)網(wǎng)絡(luò)計(jì)算有其自身非常鮮明的特點(diǎn)：大量、并行的乘加運(yùn)算，超越函數(shù)的運(yùn)算，網(wǎng)絡(luò)結(jié)構(gòu)和權(quán)重的可在線配置。這些特點(diǎn)使得神經(jīng)網(wǎng)絡(luò)計(jì)算非常龐大和復(fù)雜，需要消耗大量的計(jì)算資源，傳統(tǒng)上一般采用計(jì)算機(jī)對數(shù)據(jù)進(jìn)行離線處理和分析，這種數(shù)據(jù)處理方式在很大程度上

2、限制了神經(jīng)網(wǎng)絡(luò)在實(shí)時(shí)系統(tǒng)中的應(yīng)用。 本論文討論了使用FPGA實(shí)現(xiàn)神經(jīng)網(wǎng)絡(luò)實(shí)時(shí)計(jì)算的關(guān)鍵技術(shù)。在對神經(jīng)網(wǎng)絡(luò)充分研究的基礎(chǔ)上，根據(jù)神經(jīng)網(wǎng)絡(luò)計(jì)算的特點(diǎn)分析了多種可行的硬件算法，選擇并行分布式算法和CORDIC算法，使用Verilog語言描述了一個(gè)用于函數(shù)逼近的多層感知器網(wǎng)絡(luò)，并對算法和該實(shí)現(xiàn)的速度、精度、資源消耗和可擴(kuò)展性進(jìn)行了詳細(xì)的分析和討論。論文的主要內(nèi)容包括以下六個(gè)章節(jié)： 第一章緒論，簡單介紹了神經(jīng)網(wǎng)絡(luò)的軟件仿真實(shí)現(xiàn)方法

3、和硬件實(shí)時(shí)計(jì)算方法，闡述了實(shí)時(shí)計(jì)算對神經(jīng)網(wǎng)絡(luò)應(yīng)用的意義，探討了現(xiàn)場可編程門陣列(FPGA)技術(shù)在神經(jīng)網(wǎng)絡(luò)實(shí)時(shí)計(jì)算方面的應(yīng)用。 第二章對神經(jīng)網(wǎng)絡(luò)的基本原理進(jìn)行描述。主要介紹了神經(jīng)網(wǎng)絡(luò)的基本概念，神經(jīng)網(wǎng)絡(luò)的基本組成單元——神經(jīng)元模型，神經(jīng)元模型運(yùn)算的特點(diǎn)，以及構(gòu)筑于神經(jīng)元模型上的三種基本網(wǎng)絡(luò)結(jié)構(gòu)。最后簡單介紹了神經(jīng)網(wǎng)絡(luò)的學(xué)習(xí)過程，學(xué)習(xí)任務(wù)，泛化和應(yīng)用。 第三章分析了兩個(gè)典型的神經(jīng)網(wǎng)絡(luò)計(jì)算的FPGA實(shí)現(xiàn)：用于模式識別的GANG

4、LION網(wǎng)絡(luò)和使用CORDIC算法實(shí)現(xiàn)激活函數(shù)運(yùn)算的RBNN網(wǎng)絡(luò)。重點(diǎn)分析了上述網(wǎng)絡(luò)所采用的易于FPGA實(shí)現(xiàn)的算法和資源消耗情況。 第四章詳細(xì)介紹了RNS算法，Piecewise算法等適合硬件實(shí)現(xiàn)的先進(jìn)算法，對它們的優(yōu)缺點(diǎn)進(jìn)行了系統(tǒng)的分析，對其在神經(jīng)網(wǎng)絡(luò)中的應(yīng)用進(jìn)行了探討；本章還討論了FPGA技術(shù)的最近進(jìn)展，指出FPGA技術(shù)的不斷發(fā)展為神經(jīng)網(wǎng)絡(luò)的實(shí)時(shí)計(jì)算提供了更廣闊的空間。 第五章詳細(xì)介紹了按照神經(jīng)網(wǎng)絡(luò)理論構(gòu)造的用于函數(shù)

5、逼近的多層感知器網(wǎng)絡(luò)——PIONEER，給出了網(wǎng)絡(luò)的Verilog語言描述，討論了實(shí)現(xiàn)網(wǎng)絡(luò)計(jì)算所采用的關(guān)鍵算法：并行分布式算法和CORDIC算法。 第六章通過Matlab仿真運(yùn)算，研究了算法的參數(shù)選擇對輸出結(jié)果精度的影響，以及對整個(gè)網(wǎng)絡(luò)性能的影響。對比了網(wǎng)絡(luò)的Verilog描述在Modelsim平臺，實(shí)際硬件平臺的運(yùn)行結(jié)果同Matlab實(shí)現(xiàn)的精確網(wǎng)絡(luò)的差別，分析了網(wǎng)絡(luò)HDL描述的性能。 第七章總結(jié)和展望，在總結(jié)論文工作的