TD-SCDMA頻率綜合器設(shè)計.pdf

1、目前TD-SCDMA(TimeDivisionSynchronousCodeDivisionMultipleAccess時分同步的碼分多址技術(shù))，正處于商業(yè)調(diào)試階段，支持TD—SCDMA的芯片也正處于研發(fā)驗證階段，但現(xiàn)有的芯片大都是國外的，因而研究本土化芯片有著重要的意義。本論文設(shè)計了一個基于三階內(nèi)插型Delta—Sigma小數(shù)分頻電荷泵鎖相環(huán)結(jié)構(gòu)的TD-SCDMA頻率綜合器。 本論文首先介紹了鎖相環(huán)的工作原理、基本結(jié)構(gòu)以及各模

2、塊的實現(xiàn)方法，并分析比較了實現(xiàn)各模塊功能的各類型電路的優(yōu)劣；然后根據(jù)電荷泵鎖相環(huán)的環(huán)路傳輸模型分析了鎖相環(huán)環(huán)路的穩(wěn)定性、相位頻率跟蹤性能、相位頻率捕獲性能，并根據(jù)等效噪聲模型分析了環(huán)路的相位噪聲特性；接著介紹了Delta-Sigma調(diào)制器工作原理，分析了小數(shù)分頻鎖相環(huán)中兩種常見的Delta-Sigma調(diào)制器，即MASH型調(diào)制器和內(nèi)插型調(diào)制器，并比較了這兩種結(jié)構(gòu)的優(yōu)缺點；推導(dǎo)出三階電荷泵鎖相環(huán)的環(huán)路穩(wěn)定性條件，給出了這種環(huán)路穩(wěn)定性的分析方

3、法，并采用累加器實現(xiàn)了三階內(nèi)插型Delta—Sigma調(diào)制器；最后詳細介紹了所設(shè)計的頻率綜合器的設(shè)計方法，給出了各模塊電路圖及其仿真結(jié)果，并對整個頻率綜合器進行了行為級和電路級仿真。 仿真結(jié)果表明，本論文所設(shè)計的頻率綜合器頻率工作范圍在1.98GHz-2.06GHz，鎖定時間小于25ps，相位噪聲小于-89dBc／Hz，功耗為12.2mW，精度為10Hz，性能完全達到設(shè)計的預(yù)期指標。即具有寬鎖定范圍、短鎖定時間、低相位噪聲、低功