線程級并行的硬件技術(shù)研究.pdf

1、該文研究支持線程級并行的硬件技術(shù),尤其是執(zhí)行單元為超標(biāo)量結(jié)構(gòu)的多線程處理器.首先,在設(shè)計(jì)的嵌入式微處理ARMP的基礎(chǔ)上進(jìn)行改進(jìn),提出了一個(gè)超標(biāo)量處理器模型,用于多線程處理器系統(tǒng)結(jié)構(gòu)的研究與驗(yàn)證.其次,指令發(fā)射邏輯是超標(biāo)量處理器中的關(guān)鍵路徑,也是制約執(zhí)行單元為超標(biāo)量結(jié)構(gòu)的多線程處理器主頻提高的關(guān)鍵因素.該文提出了兩種新的發(fā)射邏輯方案,使之更適合多線程處理器.其中,IET(Iuuse Enable Table)發(fā)射使能表方案,能及時(shí)得到操作

2、數(shù)準(zhǔn)備好信息,從而有效減少發(fā)射邏輯中進(jìn)行相聯(lián)比較的比較器數(shù)目,并能減少發(fā)射邏輯的功耗;另一種是EDM(Effective Dependence Matrix)高效相關(guān)陣列方案,能有效減少發(fā)射邏輯的線延時(shí).此外,該文還提出了基于前導(dǎo)1計(jì)算的發(fā)射隊(duì)列表項(xiàng)分配方案,該方案能夠提高多線程處理器中發(fā)射隊(duì)列表項(xiàng)的利用率.再次,目前的高性能微處理器都采用轉(zhuǎn)移預(yù)測來解決控制相關(guān).在執(zhí)行單元為超標(biāo)量結(jié)構(gòu)的多線程處理器中,轉(zhuǎn)移誤預(yù)測損失會(huì)隨著指令發(fā)射帶寬和

3、流水線級數(shù)的增加而增加.這使得高效地控制流處理成為微處理器系統(tǒng)結(jié)構(gòu)設(shè)計(jì)的重要問題之一.該文提出多線程處理器的選擇性雙路徑執(zhí)行方案(Selective Dual Path Execution).為了得到適合選擇性雙路徑執(zhí)行的置信度評估方案,該文對提高處理器性能的轉(zhuǎn)移預(yù)測進(jìn)行深入研究,并根據(jù)誤預(yù)測集群性,提出了新的置信度評估方案——DCR(Decrease Constant or Reset)方案.該文采用DCR置信度評估方案指導(dǎo)選擇性雙路