納米尺寸集成電路設(shè)計(jì)與制造中的建模方法研究.pdf

1、從上世紀(jì)中葉第一塊集成電路的問世到如今單片集成上億個(gè)晶體管的成就，短短幾十年的時(shí)間里集成電路產(chǎn)業(yè)的發(fā)展創(chuàng)造了一個(gè)人類技術(shù)史上的光速神話。而集成電路在這六十多年的發(fā)展過程中，始終遵循著摩爾定律在前行。集成電路特征尺寸的不斷減小和集成電路規(guī)模的不斷提高推動(dòng)著集成電路的設(shè)計(jì)方法學(xué)從以器件為中心的第一代設(shè)計(jì)方法到以互連線為中心的第二代設(shè)計(jì)方法，直至目前的以可制造性和成品率驅(qū)動(dòng)為中心的第三代設(shè)計(jì)方法的變化。
　　隨著集成電路的工藝節(jié)點(diǎn)進(jìn)入納

2、米尺寸，越來越嚴(yán)重的工藝偏差降低了芯片的成品率，集成電路的設(shè)計(jì)與制造成本不斷增加，而建模可以有效地縮短設(shè)計(jì)周期，節(jié)省額外的驗(yàn)證以及生產(chǎn)制造的研發(fā)成本。因此建模作為重要的設(shè)計(jì)手段之一，被廣泛地應(yīng)用在集成電路的設(shè)計(jì)與制造流程中。
　　本文針對(duì)集成電路工藝尺寸不斷縮小引發(fā)的光刻熱點(diǎn)分類問題和集成度不斷增加引起的超大規(guī)?；ミB電路快速仿真和分析的難題展開深入的研究，通過建模的手段提出了這兩大問題的解決方法。
　　本文的第一部分針對(duì)集成

3、電路工藝尺寸不斷縮小引發(fā)的光刻熱點(diǎn)分類問題，提出了基于改進(jìn)型正切空間(Improved Tangent Space，ITS)距離測度方法的分類系統(tǒng)。依照數(shù)據(jù)挖掘技術(shù)中聚類分析方法的思路，本文首先提出了改進(jìn)型正切空間距離測度，使其能夠用于對(duì)光刻熱點(diǎn)的相似度距離描述，其次本文提出了基于樹形結(jié)構(gòu)的密度增量聚類算法，用于形成最終的聚類結(jié)果。本文提出的基于正切空間距離測度(ITS)方法的分類系統(tǒng)與以往的分類方法相比，聚類精度可以大幅提高，是一種更

4、加精確和可靠的方法，因此更符合工業(yè)界對(duì)聚類精度的要求。
　　本文的第二部分針對(duì)集成度不斷增加引起的超大規(guī)模互連電路快速仿真和分析的問題，提出了基于時(shí)域多步積分的模型降階方法。該方法首先對(duì)原始電路的時(shí)域方程進(jìn)行多步積分得到關(guān)于狀態(tài)變量的二階遞推關(guān)系，然后通過二次Arnoldi方法得到投影矩陣，再通過投影矩陣對(duì)原始時(shí)域方程進(jìn)行投影得到降階系統(tǒng)。該方法具有良好的時(shí)域降階精度、數(shù)值穩(wěn)定性及降階系統(tǒng)的無源性。該方法不僅比現(xiàn)有的時(shí)域模型降階方