全光纖電流互感器數(shù)據(jù)處理系統(tǒng)的FPGA設(shè)計.pdf

1、近年來，隨著電力系統(tǒng)的額定電壓等級和傳輸容量的大幅度提高，傳統(tǒng)的電磁式互感器存在著一系列的不足，難以滿足電力系統(tǒng)發(fā)展的需要，全光纖電流互感器以其自身的優(yōu)勢，取代了傳統(tǒng)的電磁式電流互感器在電力系統(tǒng)中的位置。數(shù)字信號處理具有快速性、穩(wěn)定性、可重復(fù)性、集成方便、精度高等優(yōu)點，在許多領(lǐng)域中已經(jīng)逐步代替了傳統(tǒng)的模擬信號處理。 常用的實現(xiàn)高速數(shù)字信號處理的器件有DSP和FPGA。本課題針對全光纖電流互感器輸出信號的特點，采用了相關(guān)檢測算法來

2、提取被噪聲淹沒的微弱信號。在硬件的實現(xiàn)上，采用了DSP+FPGA的系統(tǒng)設(shè)計方案。其中，F(xiàn)PGA的設(shè)計是本文的主要研究內(nèi)容。 根據(jù)FPGA的外圍器件A/D模數(shù)轉(zhuǎn)換器和DSP以及要實現(xiàn)的相關(guān)檢測算法，本課題對FPGA內(nèi)部的功能進行了模塊劃分，以Xilinx ISE為軟件平臺，采用Verilog HDL語言對其進行編程實現(xiàn)，主要設(shè)計的功能模塊有：時鐘模塊、異步FIFO模塊、內(nèi)部地址產(chǎn)生模塊、乒乓存儲器模塊、A/D模數(shù)轉(zhuǎn)換器測試模塊等。

3、 并對各模塊進行XST綜合以及采用ModelSim仿真工具進行相關(guān)的時序仿真。除此之外，影響異步FIFO設(shè)計的亞穩(wěn)態(tài)問題，通過使用同步處理的方法得到了解決，此同步處理的方法同樣應(yīng)用到數(shù)據(jù)地址及信號的處理中，可有效減少不必要錯誤的發(fā)生。 通過設(shè)計和調(diào)試得出，相關(guān)檢測算法可在設(shè)計的硬件電路中正常運行，并且可以高線性度地檢測到被測信號，滿足指標要求，但是仍然存在著缺陷和改進空間，如為了充分利用FPGA的資源以及便于時鐘同步是否