多值圖像連通域標(biāo)記ASIC設(shè)計(jì).pdf

1、針對(duì)實(shí)時(shí)圖像分析系統(tǒng)中的計(jì)算瓶頸之一:連通域標(biāo)記算法與輪廓跟蹤算法,我們設(shè)計(jì)了一款用于標(biāo)記的ASIC芯片，實(shí)現(xiàn)多值圖像連通域標(biāo)記、連通域特征值統(tǒng)計(jì)和輪廓跟蹤功能。本文的主要研究工作是設(shè)計(jì)并實(shí)現(xiàn)其中的等價(jià)表操作模塊。
　　 論文的主要研究內(nèi)容為：
　　 以一種面向硬件實(shí)現(xiàn)的多值圖像連通域標(biāo)記算法為基礎(chǔ),完成了標(biāo)記ASIC中等價(jià)表模塊的結(jié)構(gòu)設(shè)計(jì)和電路設(shè)計(jì)。
　　 提出了一種通過FIFO實(shí)現(xiàn)標(biāo)記模塊與等價(jià)表模塊并行工作

2、的設(shè)計(jì)方案,通過試驗(yàn)分析,設(shè)計(jì)了合理的FIFO深度,在盡量減小存儲(chǔ)器面積的同時(shí)實(shí)現(xiàn)雙方的并行工作;并且采用優(yōu)化的狀態(tài)機(jī)實(shí)現(xiàn)等價(jià)表整理與壓縮操作,減少了總的標(biāo)記時(shí)間。等價(jià)表模塊電路包括FIFO控制器，等價(jià)表初步整理模塊，等價(jià)表整理壓縮模塊，等價(jià)表存儲(chǔ)器，等價(jià)表存儲(chǔ)器接口電路，等價(jià)表初步整理狀態(tài)機(jī)控制模塊，等價(jià)表整理壓縮控制狀態(tài)機(jī)電路以及等價(jià)表控制電路的相關(guān)數(shù)據(jù)生成電路。用ModelSim SE 6.0對(duì)各模塊進(jìn)行了仿真測試,實(shí)現(xiàn)了正確地功