浮點FFT處理器IP設(shè)計.pdf_第1頁
已閱讀1頁，還剩65頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進行舉報或認領(lǐng)

文檔簡介

1、隨著電子技術(shù)和集成電路技術(shù)的飛速發(fā)展，數(shù)字信號處理已廣泛應用于語音、圖像處理，通信和多媒體等領(lǐng)域?？焖俑盗⑷~變換(FFT)作為數(shù)字信號處理中的基本運算，發(fā)揮著重要的作用。然而，當N值很大時，使用基2算法的FFT的運算量及設(shè)計復雜度大大提高。針對N較大時，尋找一些既要降低運算量，又要降低設(shè)計復雜度的算法是非常必要的。因此對FFT算法及其實現(xiàn)方法的研究具有很強的理論和現(xiàn)實意義。 隨著FFT處理器的應用越來越廣泛，設(shè)計FFT處理器IP

2、核，是非常有意義的。在設(shè)計FFT IP核上，F(xiàn)PGA芯片生產(chǎn)廠商處于領(lǐng)先地位，但是價格昂貴，很難在各個領(lǐng)域廣泛應用。因此，自主開發(fā)FFT IP核，可有效降低其價格，以在各領(lǐng)域得到廣泛應用。 本文主要研究如何實現(xiàn)FFT IP，包括算法選取、算法驗證、系統(tǒng)結(jié)構(gòu)設(shè)計、各個模塊設(shè)計、FPGA設(shè)計和仿真整個流程。設(shè)計采用分裂基與Cooley-Tukey算法，為提高FFT處理器運算精度，采用浮點數(shù)表示形式。為提高運行速度，在浮點數(shù)加法器與乘

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負責。
  • 6. 下載文件中如有侵權(quán)或不適當內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論