一種基于超薄外延工藝的新型LDMOS設(shè)計(jì).pdf

1、依托于國家科技重大項(xiàng)目“汽車電子&新型節(jié)能芯片工藝研發(fā)及產(chǎn)品公共服務(wù)平臺(tái)建設(shè)”，本文設(shè)計(jì)了一種基于超薄外延技術(shù)的雙擴(kuò)散新型D-RESURF LDMOS，器件實(shí)現(xiàn)是基于一條應(yīng)用于700V功率器件的高壓BCD工藝平臺(tái)，該平臺(tái)是與華潤(rùn)上華工藝廠合作開發(fā)完成。本文所設(shè)計(jì)的LDMOS被集成在一款A(yù)C-DC單片式電源管理芯片上，要求在700V高耐壓狀態(tài)下實(shí)現(xiàn)AC-DC轉(zhuǎn)換，保證電壓維持5V左右的恒壓輸出。本文研究?jī)?nèi)容主要包括：
　　一、在全新

2、的高壓BCD工藝平臺(tái)上，利用MEDICI、Tsuprem4等仿真軟件模擬工藝平臺(tái)的工藝流程。設(shè)計(jì)了新型LDMOS器件的初級(jí)模型，確定了器件模型的漂移區(qū)和降場(chǎng)層的長(zhǎng)度以及注入劑量范圍，仿真驗(yàn)證體區(qū)濃度與閾值電壓的關(guān)系。
　　二、根據(jù)已得模型的仿真數(shù)據(jù)結(jié)果，在D-RESURF LDMOS的降場(chǎng)層上應(yīng)用VLD技術(shù)改善了表面電場(chǎng)的分布。在漂移區(qū)的設(shè)計(jì)上采用雙阱注入技術(shù)，改變了體內(nèi)與表面的N型雜質(zhì)濃度分布，實(shí)現(xiàn)了反向擊穿電壓達(dá)到700V的同

3、時(shí)，器件比導(dǎo)通電阻降為33Ωmm2。在對(duì)雙擴(kuò)散新型D-RESURF LDMOS的結(jié)構(gòu)進(jìn)行最優(yōu)化設(shè)計(jì)之后，對(duì)高壓采樣管 sensorFET和中低壓器件進(jìn)行了聯(lián)合仿真，得到芯片其他器件的仿真結(jié)構(gòu)和注入劑量。
　　三、根據(jù)AC/DC開關(guān)電源芯片的設(shè)計(jì)要求，建立了一條兼容700v高壓DMOS/40v中壓MOS/5v低壓CMOS器件的BCD工藝平臺(tái)。該工藝可實(shí)現(xiàn)掩膜版層次少，器件兼容性高，工藝容差大等優(yōu)化設(shè)計(jì)目標(biāo)。新的工藝線可以滿足在厚度為