一款同步升降壓DC-DC變換器的設(shè)計(jì).pdf

1、隨著消費(fèi)類電子的更加普及,電源管理芯片的作用越來越重要,其在以電池為供電主體的電子產(chǎn)品中更顯突出。為了適應(yīng)市場需求,本課題基于0.5μmCMOS工藝,分析并設(shè)計(jì)了一款高效率同步整流升降壓型DC-DC變換器。
　　本芯片采用同步整流技術(shù),由于內(nèi)置同步整流管典型效率達(dá)到90％以上,同時因?yàn)槠淙〈送獠康男ぬ鼗O管,減小了PCB版面積,大幅度降低了芯片成本;帶隙基準(zhǔn)源模塊包含起動電路,在完成帶隙的起動后,起動電路將自行關(guān)閉,以減小功耗

2、;本芯片設(shè)計(jì)亮點(diǎn)之一振蕩器模塊,它除了能夠提供系統(tǒng)工作所需的時鐘信號,還能通過內(nèi)部控制邏輯的作用,使振蕩器工作在三種模式:固定頻率模式、外部時鐘同步模式和突發(fā)模式;RAMP模塊由兩個One Shot電路組成,由于兩個One Shot電路分別為上升沿觸發(fā)和下降沿觸發(fā),所以得到相差半個周期的兩個鋸齒波信號,直接關(guān)系到本芯片升降壓功能的實(shí)現(xiàn);另一個設(shè)計(jì)亮點(diǎn)就是PWM邏輯控制模塊,正是通過其內(nèi)部的邏輯操作,才能正確定相四個開關(guān),達(dá)到升降壓的功能

3、和區(qū)域間的平滑過渡;突發(fā)模式操作模塊解決了芯片在輕負(fù)載情況下效率不高的問題,采用全時間四開關(guān)操作以提高系統(tǒng)效率。
　　在完成電路原理分析及子模塊設(shè)計(jì)的基礎(chǔ)上,對整體電路進(jìn)行了功能仿真及性能模擬,仿真結(jié)果表明,各項(xiàng)指標(biāo)均滿足SPEC要求,驗(yàn)證了文中闡述的升降壓型DC/DC變換器的設(shè)計(jì)理論。接下來介紹了模擬版圖設(shè)計(jì)的有關(guān)注意事項(xiàng),完成了芯片的版圖設(shè)計(jì),并采用上華0.5μmDPDM CMOS工藝通過了流片。整個流程是基于HSPICE仿真