基于RSA和Eflash的安全SOC設(shè)計(jì).pdf

1、隨著網(wǎng)絡(luò)通信技術(shù)的不斷進(jìn)步以及手持智能終端的迅速普及,信息安全成為SoC設(shè)計(jì)中必須要考慮的問(wèn)題。在安全SoC的設(shè)計(jì)中,必須要考慮兩個(gè)問(wèn)題:首先是要具備一定的加解密功能；其次是要有完整的機(jī)制確保芯片內(nèi)數(shù)據(jù)的安全。在信息的傳輸和處理中,往往需要進(jìn)行加解密運(yùn)算,因此需要芯片具有一定的加解密功能。片上的非易失存儲(chǔ)器中,往往存儲(chǔ)著體現(xiàn)產(chǎn)品競(jìng)爭(zhēng)力的核心算法或者是加解密的密鑰,必須有完整的機(jī)制確保這些數(shù)據(jù)的安全性。本文所設(shè)計(jì)的SoC(代號(hào)ARES)正

2、是著力于解決這兩個(gè)問(wèn)題。本文的主要研究?jī)?nèi)容和創(chuàng)新點(diǎn)包括:
　　 本文基于AMBA總線協(xié)議,設(shè)計(jì)了由多條AHB總線組成的總線矩陣結(jié)構(gòu),結(jié)合支持多條總線并行訪問(wèn)的片上靜態(tài)存儲(chǔ)器系統(tǒng),為ARES提供了高的總線帶寬。
　　 本文基于基-64的蒙哥馬利算法,設(shè)計(jì)了高速可配的RSA硬件加速器.提出了一種高速的模乘器流水結(jié)構(gòu)和對(duì)應(yīng)的可配存儲(chǔ)結(jié)構(gòu)。通過(guò)五級(jí)流水線的并行運(yùn)算和存儲(chǔ)器的靈活配置,可以高效的實(shí)現(xiàn)256位到2048位的RSA運(yùn)算

3、,能有效滿足加解密功能需求。同時(shí),采用了時(shí)鐘關(guān)斷和操作數(shù)隔離技術(shù),有效的降低了RSA加速器的動(dòng)態(tài)功耗。
　　 本文提出了一種有效的安全控制機(jī)制，利用嵌入式閃存(Eflash)斷電后能保存數(shù)據(jù)的特性,提出了一種有效的JTAG開(kāi)關(guān)的機(jī)制,滿足正常調(diào)試功能的同時(shí),確保了入侵者不能通過(guò)JTAG接口獲取芯片內(nèi)信息。結(jié)合RSA加速器和Eflash,設(shè)計(jì)了一種在支持在線更新模式下的安全機(jī)制。這一安全機(jī)制能確保從外部存儲(chǔ)器下載芯片更新程序時(shí)的安