基于ARM的實(shí)時(shí)跟蹤系統(tǒng)的研究與設(shè)計(jì).pdf

1、隨著嵌入式技術(shù)的不斷發(fā)展，在嵌入式應(yīng)用的不斷增長以及嵌入式系統(tǒng)復(fù)雜性不斷提高的情況下，調(diào)試階段在整個(gè)系統(tǒng)開發(fā)過程中所占的比重越來越大。調(diào)試環(huán)境和調(diào)試技術(shù)直接影響軟件開發(fā)的效率和質(zhì)量，高效的調(diào)試系統(tǒng)可以大大縮短嵌入式系統(tǒng)開發(fā)的時(shí)間，減輕系統(tǒng)開發(fā)工作量。
　　 本文為滿足LTE系統(tǒng)實(shí)時(shí)運(yùn)行時(shí)的系統(tǒng)測試需求，在深入研究嵌入式調(diào)試技術(shù)的基礎(chǔ)上，以ARM處理器為開發(fā)平臺，采用實(shí)時(shí)跟蹤調(diào)試技術(shù)，設(shè)計(jì)了一種實(shí)時(shí)跟蹤系統(tǒng)。該系統(tǒng)由ARM子系統(tǒng)跟

2、蹤模塊，傳輸信道和PC子系統(tǒng)解析顯示單元組成，分別完成采集原始跟蹤數(shù)據(jù)、跟蹤數(shù)據(jù)傳輸及解析顯示跟蹤數(shù)據(jù)的任務(wù)。
　　 由于LTE系統(tǒng)速率高，時(shí)延小和頻譜利用率高等特性，要求實(shí)時(shí)跟蹤系統(tǒng)必須非常高效可靠。因此，本文在原始跟蹤方案的基礎(chǔ)上，提出了一種跟蹤接口優(yōu)化方案;同時(shí)，針對在Nucleus實(shí)時(shí)操作系統(tǒng)環(huán)境下高低優(yōu)先級任務(wù)切換過程引起的跟蹤信息亂序和丟失問題，提出了嵌套緩存管理機(jī)制與預(yù)留空間緩存機(jī)制兩種跟蹤緩存優(yōu)化方案。在系統(tǒng)驗(yàn)證

3、環(huán)節(jié)將兩種跟蹤緩存管理機(jī)制下跟蹤函數(shù)執(zhí)行效率進(jìn)行驗(yàn)證比較，選擇最優(yōu)方案運(yùn)用于實(shí)時(shí)跟蹤系統(tǒng)。優(yōu)化后的跟蹤系統(tǒng)不僅解決了跟蹤信息亂序和丟失問題，同時(shí)新跟蹤方案下跟蹤系統(tǒng)的運(yùn)行效率提高了58.8％，跟蹤模塊對ARM Core的占用降低了52％，TD-LTE終端在跟蹤系統(tǒng)開啟情況下下行平均速率達(dá)到51.17M bps，滿足了TD-LTE終端在高速實(shí)時(shí)運(yùn)行時(shí)的測試需求。
　　 最終，該實(shí)時(shí)跟蹤系統(tǒng)可以在LTE系統(tǒng)高速運(yùn)轉(zhuǎn)情況下實(shí)時(shí)完整地跟