基于FPGA的過程層芯片的研究與應(yīng)用.pdf_第1頁
已閱讀1頁，還剩75頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進行舉報或認領(lǐng)

文檔簡介

1、智能變電站代表了變電站新技術(shù)的發(fā)展方向，是智能電網(wǎng)的重要組成部分。智能變電站以數(shù)字化變電站技術(shù)為前提，以全站信息數(shù)字化、通信平臺網(wǎng)絡(luò)化、信息共享標準化為基本要求。它基于IEC61850標準，體現(xiàn)了集成一體化、信息標準化、協(xié)同互動化的特征。
　　當前智能變電站通過電子式互感器取代電磁互感器，過程層組網(wǎng)取代二次硬接線，實現(xiàn)了智能變電站內(nèi)的信息共享。但要實現(xiàn)全網(wǎng)實時數(shù)據(jù)共享及《智能變電站技術(shù)導(dǎo)則》中對未來智能變電站的預(yù)想，除了基于IEC

2、61850統(tǒng)一的通信協(xié)議外，還需要全網(wǎng)時鐘同步、高速的信息交互網(wǎng)絡(luò)及計算處理能力。
　　本文提出的基于FPGA的過程層芯片，首先介紹了基于對象設(shè)計智能變電站體系結(jié)構(gòu)，實現(xiàn)數(shù)字模擬一體化、保護測控一體化，IEEE1588、SMV、GOOSE三網(wǎng)合一技術(shù)。其關(guān)鍵技術(shù)為基于IEEE1588多主時鐘的對時芯片;然后通過基于FPGA設(shè)計ASIC芯片的思想介紹了Xilinx公司Virtex-6 FPGA的硬件電路設(shè)計，最后根據(jù)應(yīng)用及功能需求對

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負責。
  • 6. 下載文件中如有侵權(quán)或不適當內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論