三維芯片過硅通孔容錯技術(shù)研究.pdf

1、集成電路復(fù)雜度的提高和半導(dǎo)體制造工藝的發(fā)展使得單個(gè)芯片上所能集成的器件數(shù)量越來越多，造成了功耗迅速增加和芯片內(nèi)布線更加復(fù)雜，使得集成電路性能的提升遇到了挑戰(zhàn)。為了進(jìn)一步提高芯片集成度和工作速度，研究人員提出了三維集成電路。三維堆疊提升了芯片性能，減小了面積和延遲，被認(rèn)為具有廣闊的發(fā)展前景。
　　然而，對三維集成電路的研究剛處于起步階段，面臨著許多挑戰(zhàn)。在三維芯片內(nèi)一般使用數(shù)量巨大的過硅通孔(Through-Silicon-Vias

2、，TSVs)作為互連線，但由于半導(dǎo)體制造工藝水平的限制，TSVs在制作過程中會不可避免出現(xiàn)故障，導(dǎo)致芯片失效。容錯技術(shù)作為一種故障修復(fù)手段可以大大提高系統(tǒng)的可靠性，所以在三維集成電路中采用可配置容錯技術(shù)對故障TSV進(jìn)行容錯，使芯片能夠繼續(xù)正常工作。
　　針對故障TSV，本文提出了多鏈?zhǔn)娇膳渲萌蒎e結(jié)構(gòu)。在該結(jié)構(gòu)中，將多個(gè)TSVs劃分為一個(gè)TSV鏈，每四個(gè)TSV鏈劃分為一個(gè)TSV塊，然后在每一個(gè)TSV塊中增加兩個(gè)冗余TSVs。當(dāng)出現(xiàn)故

3、障TSV時(shí)，對電路結(jié)構(gòu)進(jìn)行重組，使冗余TSV代替故障TSV正常傳輸信號，完成故障TSV的容錯。這種結(jié)構(gòu)與已有故障TSV容錯結(jié)構(gòu)相比降低了冗余TSV個(gè)數(shù)，減少了容錯結(jié)構(gòu)的復(fù)雜度并且提高了故障TSV的修復(fù)率。
　　然而三維芯片內(nèi)TSV數(shù)量已經(jīng)很多，采用多鏈?zhǔn)娇膳渲萌蒎e結(jié)構(gòu)，每個(gè)TSV塊都要新增加若干冗余TSVs，面積開銷較大：此外在容錯結(jié)構(gòu)的關(guān)鍵路徑上額外增加了多路選擇器和三態(tài)門，也增加了信號延遲。為了進(jìn)一步減少冗余TSV個(gè)數(shù)，減少芯