SIMD陣列高層建模與性能評(píng)估.pdf

1、當(dāng)前，計(jì)算機(jī)系統(tǒng)已廣泛引入能較好挖掘數(shù)據(jù)并行度的單指令多數(shù)據(jù)(Single Instruction MultipleData，SIMD)并行計(jì)算模式，其具體實(shí)現(xiàn)形式包括:協(xié)處理器、通用圖像處理器以及陣列處理機(jī)等。然而，現(xiàn)有并行計(jì)算資源在兼容性和可擴(kuò)展性等方面存在缺陷。本文基于現(xiàn)有異構(gòu)多核SIMD陣列架構(gòu)，通過(guò)改進(jìn)多核計(jì)算與核內(nèi)硬件多線程調(diào)度機(jī)制，提升了系統(tǒng)并行度。并基于所構(gòu)建的高層模型對(duì)SIMD陣列的硬件多線程模塊、片內(nèi)緩存模塊和二級(jí)緩

2、存模塊進(jìn)行了性能評(píng)估，量化分析上述組件對(duì)性能的影響。
　　本文利用和改進(jìn)現(xiàn)有MV5的高層SIMD陣列模型，完成對(duì)SIMD陣列核內(nèi)硬件線程調(diào)度策略、cache層次等微結(jié)構(gòu)的設(shè)計(jì)空間探索。首先，本文在介紹SIMD計(jì)算模式及相關(guān)技術(shù)的基礎(chǔ)上，通過(guò)比對(duì)分析梳理出通用圖形處理器及向量處理器等并行計(jì)算架構(gòu)與SIMD陣列架構(gòu)的異同;其次，深入分析和研究現(xiàn)有的MV5的高層SIMD陣列模型，基于對(duì)應(yīng)用程序訪存行為的研究，指出多種先進(jìn)batch調(diào)度策

3、略無(wú)法顯著提升性能，并通過(guò)實(shí)現(xiàn)基于FIFO的簡(jiǎn)單調(diào)度策略以及大量實(shí)驗(yàn)驗(yàn)證了先進(jìn)調(diào)度策略無(wú)法提升性能;最后，本文通過(guò)對(duì)SIMD核心數(shù)目、SIMD硬件多線程模塊、片內(nèi)緩存和二級(jí)緩存等模塊進(jìn)行架構(gòu)探索，對(duì)關(guān)鍵參數(shù)進(jìn)行探索，并指出微結(jié)構(gòu)對(duì)性能構(gòu)成的影響。本文比對(duì)了SIMD陣列在單核到八核配置下的性能，探討多核架構(gòu)最高效率比的內(nèi)核數(shù)量配置，比對(duì)系統(tǒng)在不同線程組織策略下的執(zhí)行效率，得到最優(yōu)化的硬件線程組織方案。
　　本文基于事件驅(qū)動(dòng)仿真平臺(tái)M