集成電路電磁干擾測(cè)量方法的研究.pdf

1、隨著集成電路產(chǎn)業(yè)的發(fā)展，集成電路(IC)的電磁兼容性能也日益受到關(guān)注。集成電路作為電子設(shè)備的關(guān)鍵器件，其電磁干擾特性對(duì)電子設(shè)備的電磁兼容性具有重要影響。研究集成電路電磁干擾的測(cè)量方法，可以建立集成電路電磁兼容測(cè)量和評(píng)估的有效手段，以幫助集成電路電磁兼容性能的設(shè)計(jì)提高，并指導(dǎo)實(shí)際應(yīng)用中的IC選型和改進(jìn)。 本文分析了集成電路的電磁干擾測(cè)量技術(shù)涉及的有關(guān)電磁發(fā)射方面的內(nèi)容，重點(diǎn)研究了有關(guān)IC的電磁干擾性能檢測(cè)方法，通過(guò)比較幾種方法的特

2、點(diǎn)，確立了主要研究直接耦合法和法拉第箱體法檢測(cè)技術(shù)，并對(duì)直接耦合法和法拉第箱體法的測(cè)量方法和測(cè)量系統(tǒng)進(jìn)行了深入的研究。 本文的主要成果包括： a.分析了集成電路電磁干擾產(chǎn)生的原因，研究利用不同方法測(cè)量集成電路的電磁干擾，并重點(diǎn)分析了直接耦合法和法拉第箱體法的測(cè)量原理； b.重點(diǎn)研究了集成電路電磁干擾測(cè)量系統(tǒng)的構(gòu)成，對(duì)所需的儀器設(shè)備提出了指標(biāo)要求，對(duì)符合測(cè)量要求的測(cè)試設(shè)備進(jìn)行了選型，并試制了探頭、匹配網(wǎng)絡(luò)、法拉

3、第箱體等裝置，完成了集成電路電磁干擾測(cè)量系統(tǒng)的搭建，并利用該成果進(jìn)行了IC樣品的測(cè)試驗(yàn)證。 c.研究了集成電路電磁干擾測(cè)量過(guò)程中需要注意的試驗(yàn)條件、工作狀態(tài)、試驗(yàn)布置、試驗(yàn)過(guò)程、結(jié)果判定等問(wèn)題，提出了集成電路電磁干擾測(cè)試方案。 本文研究建立的測(cè)試系統(tǒng)和測(cè)量方法，可以應(yīng)用于IC的研發(fā)、評(píng)估和實(shí)際應(yīng)用階段，對(duì)于IC設(shè)計(jì)前后電磁干擾的變化、對(duì)于不同IC電磁干擾的對(duì)比、對(duì)于IC實(shí)際應(yīng)用中不同的使用方式，都能夠通過(guò)有效地測(cè)量，給