三維系統(tǒng)級(jí)封裝中TSV及天線陣列結(jié)構(gòu)的電特性分析.pdf

1、三維系統(tǒng)級(jí)封裝(3D SIP)能夠?qū)崿F(xiàn)來自于不同工藝和襯底的不同類型芯片在單一封裝中的集成，從而能夠?qū)?shù)字、模擬芯片和射頻、微波芯片集成為一體，以合理的成本大大提升系統(tǒng)的功能和集成度。三維系統(tǒng)級(jí)封裝能夠?qū)崿F(xiàn)多種信號(hào)、多個(gè)結(jié)構(gòu)設(shè)計(jì)層次（芯片、封裝、基板）、多物理域（時(shí)域、頻域、信號(hào)域）的協(xié)同仿真方案，但是在高密度三維系統(tǒng)級(jí)封裝中，結(jié)構(gòu)復(fù)雜，封裝互連密度高，多種信號(hào)、材料、工藝相互影響，信號(hào)互擾、頻變參數(shù)材料等引起的信號(hào)完整性、電源完整性問

2、題非常嚴(yán)重，熱場(chǎng)分布、應(yīng)力狀態(tài)十分復(fù)雜，熱、電互耦等也對(duì)設(shè)計(jì)、測(cè)試和可靠性帶來諸多挑戰(zhàn)。目前，三維系統(tǒng)級(jí)封裝雖然已逐漸進(jìn)入量產(chǎn)階段，但相應(yīng)的設(shè)計(jì)測(cè)試手段，更多的還處在研發(fā)階段，有賴進(jìn)一步地研究開發(fā)。
　　本文以研究三維系統(tǒng)級(jí)封裝中硅通孔(TSV)互連以及天線陣列結(jié)構(gòu)的電特性為選題，基于電磁場(chǎng)理論分析高速傳輸情況下的信號(hào)/電源完整性得失。對(duì)TSV結(jié)構(gòu)的加工流程進(jìn)行了梳理，分析了影響TSV結(jié)構(gòu)可靠性的因素，提出并建模仿真分析了中空TS

3、V結(jié)構(gòu)與新型TSV結(jié)構(gòu)的傳輸特性，利用電磁場(chǎng)仿真軟件(HFSS)與電路仿真軟件(ADS)相結(jié)合的方法，完成了對(duì)三維系統(tǒng)級(jí)封裝中地-信號(hào)-地(GSG)型TSV結(jié)構(gòu)以及轉(zhuǎn)接板的建模與仿真，并對(duì)其傳輸特性進(jìn)行了分析;基于陣列天線理論，介紹了相控陣天線陣列中兩種柵格陣列的掃描原理，利用Microsoft Visual Studio與MATLAB相結(jié)合的方法，完成了基于相控陣天線陣列設(shè)計(jì)算法的設(shè)計(jì)仿真一體化工具平臺(tái)開發(fā)，實(shí)現(xiàn)了基于TSV結(jié)構(gòu)天線陣