已閱讀1頁，還剩86頁未讀， 繼續(xù)免費閱讀
版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進行舉報或認領(lǐng)
文檔簡介
1、本文基于形式驗證作為傳統(tǒng)模擬驗證的補充越來越受到重視這一背景，進行了可滿足性算法的研究和時序電路等價驗證的研究。提出了具有動態(tài)刪除策略的改進了的失敗性文字檢查(FLD)過程。減小了實際的DPLL算法的搜索空間，因而提高了DPLL算法的總體運行速度；提出了單獨使用可滿足性算法作為引擎的基于時間幀展開的時序電路等價驗證算法。該算法的特點有：不存在內(nèi)存增長過快的問題。提高了引擎在迭代使用時候的效率；算法在結(jié)合了數(shù)學歸納法、不可滿足子集提取和結(jié)
溫馨提示
- 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負責。
- 6. 下載文件中如有侵權(quán)或不適當內(nèi)容，請與我們聯(lián)系，我們立即糾正。
- 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 時序電路的等價驗證方法及其在FPGA中的應(yīng)用.pdf
- 基于電路可滿足性的組合電路等價驗證方法研究.pdf
- 可滿足性問題DPLL算法研究.pdf
- 同步時序電路中的重定時算法研究.pdf
- 可滿足性問題算法研究-CNF的簡化.pdf
- 時序電路測試生成算法研究.pdf
- 時序電路的功能驗證方法和技術(shù)研究.pdf
- 可滿足性問題的約束規(guī)劃算法研究.pdf
- 量子進化算法在基于故障模擬的時序電路測試生成中的應(yīng)用.pdf
- 基于螞蟻算法的時序電路測試生成研究.pdf
- 非布爾可滿足性問題求解算法的研究.pdf
- 參數(shù)化可滿足性問題的研究.pdf
- 時序電路實驗系統(tǒng)研究
- 555時序電路
- 555時序電路
- 以字符個數(shù)為參數(shù)的可滿足性問題算法研究
- 抗輻射PWMDPS時序電路的研究.pdf
- 以字符個數(shù)為參數(shù)的可滿足性問題算法研究.pdf
- 基于進化非選擇算法的可滿足性問題求解.pdf
- 基于布爾可滿足性的邏輯電路等價性驗證和測試生成技術(shù)研究.pdf
評論
0/150
提交評論