高性能集成化毛細(xì)管電泳柱端安培檢測(cè)芯片的研制.pdf

1、近年來(lái)，以分析儀器微型化、集成化、便攜化為最終目標(biāo)的微全分析系統(tǒng)的研究得到了迅猛的發(fā)展。檢測(cè)器是微全分析系統(tǒng)必不可少的單元。通常使用的激光誘導(dǎo)熒光或質(zhì)譜檢測(cè)器體積龐大，不利于實(shí)現(xiàn)微型化的目標(biāo)，且價(jià)格昂貴，難以得到普及。電化學(xué)檢測(cè)的安培檢測(cè)器是芯片分析的常用檢測(cè)方法，它具有高靈敏度、許多物質(zhì)無(wú)需衍生、易微型化和集成化、設(shè)備低廉等特性。
　　 芯片毛細(xì)管電泳．安培檢測(cè)系統(tǒng)中，分離電壓對(duì)安培檢測(cè)的耦合干擾是一個(gè)迫切需要解決的問(wèn)題。比較

2、徹底消除分離電壓干擾的的方法是采用電壓去耦器的離柱檢測(cè)模式，或采用獨(dú)立供電恒電位儀的在柱檢測(cè)模式。但是這兩種方法都增加了檢測(cè)器的復(fù)雜性。目前更為常用的是采用工作電極離開(kāi)通道出口的柱端檢測(cè)模式。該模式最大優(yōu)勢(shì)是其芯片結(jié)構(gòu)比離柱和在柱模式簡(jiǎn)單得多，但卻不能完全消除分離電壓的干擾。
　　 本文以玻璃或高聚物為基本材料，研制高性能集成化毛細(xì)管電泳柱端安培檢測(cè)芯片，并對(duì)芯片的分析性能進(jìn)行研究。圍繞最大程度地減小分離電壓對(duì)柱端安培檢測(cè)的干擾

3、這一目標(biāo)，重點(diǎn)研究：集成化電極的制備，芯片的通道結(jié)構(gòu)參數(shù)和電極的幾何參數(shù)等因素對(duì)分離電壓耦合干擾及芯片分離檢測(cè)性能的影響，并應(yīng)用于多巴胺和兒茶酚的分離分析。在此基礎(chǔ)上，進(jìn)行雙通道毛細(xì)管電泳安培檢測(cè)陣列芯片的可行性研究。全文共分四章：
　　 第一章，評(píng)述了近年來(lái)芯片毛細(xì)管電泳一安培檢測(cè)的進(jìn)展。主要涉及芯片的設(shè)計(jì)、集成化電極的制備、分離電壓干擾的消除、陣列電極和陣列通道、利用分離電場(chǎng)拓展檢測(cè)范圍等研究成果，以及芯片毛細(xì)管電泳—安培檢

4、測(cè)系統(tǒng)的分析應(yīng)用。第二章，采用玻璃芯片，以多巴胺(DA)和兒茶酚(CA)作為待測(cè)物，系統(tǒng)考察了芯片毛細(xì)管電泳—柱端安培檢測(cè)系統(tǒng)中，分離通道橫截面積、工作電極與通道出口間距等實(shí)驗(yàn)參數(shù)對(duì)分離電壓耦合干擾的影響，和對(duì)芯片分離與檢測(cè)性能的影響。實(shí)驗(yàn)表明，通道截面積越小，剩余的分離電壓對(duì)安培檢測(cè)的影響就越小，工作電極靠近分離通道所遭遇的分離電壓干擾就越小。當(dāng)采用具有最小通道橫截面積的芯片(312μm2，上寬37.3μm，深8.9μm)，同時(shí)保證電

5、極與通道出口間距20μm的情況下進(jìn)行檢測(cè)，得到DA的檢測(cè)限為0.46μmol/L，理論塔板數(shù)為9.1×103m—1，峰高的相對(duì)標(biāo)準(zhǔn)偏差1.3％。
　　 第三章，研制了一種集成了三電極體系的高性能毛細(xì)管電泳—柱端安培檢測(cè)聚碳酸酯(PC)芯片。首次采用光誘導(dǎo)選擇性化學(xué)鍍法結(jié)合電鍍法在PC基片制備由金膜工作電極、Ag/AgCl膜參比電極和鉑膜對(duì)電極所組成的集成化三電極檢測(cè)體系。在芯片設(shè)計(jì)上提出了以下創(chuàng)新思路：將工作電極直接放置在與通道

6、出口齊平處，以減小柱后的譜帶擴(kuò)張；同時(shí)通過(guò)減小工作電極與參比電極間距，降低由于工作電極齊平通道出口而引起的分離電壓對(duì)安培檢測(cè)的干擾。實(shí)驗(yàn)表明，采用上述設(shè)計(jì)，當(dāng)工作電極與參比電極間距為100μm時(shí)，分離電壓干擾明顯降低。DA和CA的檢測(cè)限分別達(dá)到132 nmol/L和164 nmol/L，較文獻(xiàn)報(bào)道過(guò)的同類毛細(xì)管電泳柱端安培檢測(cè)芯片的檢測(cè)限都低，DA的理論塔板數(shù)為2.5×104 m—1，DA和CA峰高的相對(duì)標(biāo)準(zhǔn)偏差(n=5)分別為1.2％

7、和3.1％。
　　 第四章，研制了帶有集成化三電極系統(tǒng)的PC毛細(xì)管電泳安培檢測(cè)雙通道陣列芯片。用DA和CA做模型待測(cè)物，在優(yōu)化的分離條件下，進(jìn)行了雙通道毛細(xì)管電泳安培檢測(cè)同時(shí)分離分析的可能性研究。實(shí)驗(yàn)觀察到，兩通道平行進(jìn)樣后所得到的電泳譜圖中，不同通道中待測(cè)物的遷移時(shí)間、峰高、半峰寬有比較明顯的差異。經(jīng)過(guò)分析，兩通道在分離和檢測(cè)性能上差異主要源于電滲流的差異和電壓耦合干擾程度上的差別，而它們又是因?yàn)樗庸さ男酒趦蓚€(gè)通道橫截面上

8、的差異、工作電極與分離通道出口對(duì)準(zhǔn)精度的差異所造成的。所以本初步研究表明，采用柱端檢測(cè)模式時(shí)，雙通道芯片加工過(guò)程中，確保一致的通道形貌、工作電極與通道出口的高精度對(duì)準(zhǔn)，是實(shí)現(xiàn)高質(zhì)量雙通道平行分離分析的關(guān)鍵。本論文的主要?jiǎng)?chuàng)新點(diǎn)：
　　 1．首次研究了通道橫截面積的大小和分離電壓干擾的關(guān)系，提出了使用具有較小通道橫截面積的芯片，可以使工作電極相當(dāng)靠近通道出口，從而改善芯片毛細(xì)管電泳安培檢測(cè)系統(tǒng)的分離檢測(cè)性能的見(jiàn)解。
　　 2

9、．首次利用化學(xué)鍍結(jié)合電鍍的技術(shù)在PC片上制備了集成化三電極安培檢測(cè)體系，結(jié)合熱壓微流控通道和熱壓封合技術(shù)，建立了在一般分析實(shí)驗(yàn)室即可加工集成化毛細(xì)管電泳安培檢測(cè)高聚物芯片的方法和工藝。
　　 3．提出了工作電極直接放置在與通道出口齊平處以減小柱后譜帶擴(kuò)張，使用充分靠近工作電極的集成化參比電極，減小由工作電極靠近通道出口引起的高壓電場(chǎng)干擾的設(shè)計(jì)思路，以此為基礎(chǔ)研制成功高性能集成化毛細(xì)管電泳柱端安培檢測(cè)高聚物芯片，應(yīng)用于DA和CA的