基于FPGA的數(shù)碼相機研究.pdf

1、隨著人們生活水平的提高、電子產(chǎn)品的發(fā)展，數(shù)碼相機在日常生活、航空測量、水下拍攝、衛(wèi)生醫(yī)療等方面得到廣泛的應用。本論文以日常生活取景的數(shù)碼相機為研究對象，雖然當前數(shù)碼相機集成度比較高，但如果利用相應技術還可以提高集成度和降低成本。
　　 本論文首先介紹數(shù)碼相機的背景及意義，其次簡要闡述國內(nèi)外數(shù)碼相機的核心器件，最后詳細分析和討論了數(shù)碼相機軟硬件的設計原理及實現(xiàn)方法，并對處理器中的核心功能進行了探討和研究。
　　 本文數(shù)碼相

2、機硬件、軟件設計是以Altera公司CycloneⅢ系列FPGAEP3C40F324C6為基礎，加以外圍電路和文字程序?qū)崿F(xiàn)數(shù)碼相機的功能。FPGA主芯片用來控制A/D轉換器、存儲器、USB接口芯片工作時序，接收它們輸送的數(shù)據(jù)信息并做相應的計算處理，然后輸出地址存儲信息或顯示。本設計改變了以往以DSP+ARM構成的數(shù)碼相機系統(tǒng)結構，具有更方便擴展外設，與CF卡無縫連接等優(yōu)點。本系統(tǒng)的重點是完成了從初始的光電轉換的模擬信號輸入、編解碼、色度

3、空間及圖片格式轉換的視頻計算處理核心過程。該系統(tǒng)嵌入NiosⅡ處理器、圖像處理IP內(nèi)核，NiosⅡ處理器可直接讀取外設中的圖片和視頻信號并顯示播放；IP內(nèi)核包含H.264和JPEG2000編解碼器，調(diào)用該內(nèi)核可直接轉換圖片格式簡化圖片處理。
　　 軟件設計部分敘述了基本原理和圖像處理中的重要算法，并給出了仿真結果。論文用Verilog HDL詳細描述了圖像存取中FPGA控制SDRAM實現(xiàn)“乒乓球”操作；討論I2C工作原理及用Ve

4、rilog HDL編寫該原理程序；利用中值濾波的方法去除圖像噪聲，該方法的優(yōu)點在于簡單方便的同時可以得到較好的圖片視覺效果；比較基于一階導數(shù)的索貝爾算子、羅伯特算子、普瑞維特算子和基于二階導數(shù)的拉普拉斯算子，最終選取索貝爾算子進行邊緣檢測；圖像的融合是根據(jù)小波幀變換分解與重構實現(xiàn)，并簡要介紹了融合過程；最后介紹壓縮原理及JPEG2000的IP核設計。
　　 本文的設計重點在于由FPGA完成以往DSP+ARM共同完成的功能，通過仿