版權(quán)說(shuō)明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)
文檔簡(jiǎn)介
1、隨著互聯(lián)網(wǎng)日新月異的變化和微電子技術(shù)突飛猛進(jìn)的發(fā)展,作為現(xiàn)代網(wǎng)絡(luò)系統(tǒng)的核心設(shè)備網(wǎng)絡(luò)處理器正在向著多核SoC的方向演進(jìn)。多線程數(shù)據(jù)處理器單元以其高度的靈活性和高效的并行處理功能受到了廣泛的歡迎。它所具有的特性使其在面對(duì)網(wǎng)絡(luò)協(xié)議的頻繁更新和網(wǎng)絡(luò)帶寬的快速增加時(shí)顯得更加游刃有余。其中作為網(wǎng)絡(luò)處理器中關(guān)鍵結(jié)構(gòu)之一的總線接口單元承擔(dān)了網(wǎng)絡(luò)處理器大量?jī)?nèi)部資源之間的數(shù)據(jù)通路和控制通路相關(guān)任務(wù),其設(shè)計(jì)的有效性極大地影響了整個(gè)網(wǎng)絡(luò)處理器系統(tǒng)的性能。因而,
2、推/拉引擎作為總線接口單元的核心機(jī)構(gòu),其功能的實(shí)現(xiàn)便成為網(wǎng)絡(luò)處理器系統(tǒng)的關(guān)鍵點(diǎn)之一。
本文針對(duì)XDNP多核網(wǎng)絡(luò)處理器所采用的多線程包處理器結(jié)構(gòu),設(shè)計(jì)了適合多線程多核包處理器的片上集成方案,重點(diǎn)對(duì)基于存儲(chǔ)控制器主導(dǎo)的數(shù)據(jù)總線的數(shù)據(jù)推拉方案進(jìn)行了協(xié)議設(shè)計(jì)與具體的硬件時(shí)序的實(shí)現(xiàn)。文中以推/拉引擎為核心,對(duì)與之相關(guān)的技術(shù)細(xì)節(jié)諸如就緒輪詢機(jī)制、端口爭(zhēng)用的解決、緩沖存儲(chǔ)設(shè)計(jì)以及直接內(nèi)存存取進(jìn)行了研究,并對(duì)與之相關(guān)的設(shè)計(jì)細(xì)節(jié)諸如任務(wù)執(zhí)行
溫馨提示
- 1. 本站所有資源如無(wú)特殊說(shuō)明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒(méi)有圖紙預(yù)覽就沒(méi)有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫(kù)僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。
最新文檔
- 多核網(wǎng)絡(luò)處理器總線協(xié)議設(shè)計(jì)與實(shí)現(xiàn).pdf
- 多核網(wǎng)絡(luò)處理器中定制控制處理器關(guān)鍵技術(shù)研究.pdf
- 多核網(wǎng)絡(luò)處理器驅(qū)動(dòng)軟件關(guān)鍵技術(shù)研究.pdf
- 多核網(wǎng)絡(luò)處理器軟硬件協(xié)同驗(yàn)證關(guān)鍵技術(shù)研究.pdf
- 多核網(wǎng)絡(luò)處理器片上總線的設(shè)計(jì)與驗(yàn)證.pdf
- 多核網(wǎng)絡(luò)處理器并行任務(wù)調(diào)度軟硬件關(guān)鍵技術(shù)研究.pdf
- 基于多核網(wǎng)絡(luò)處理器的IDS的設(shè)計(jì)與實(shí)現(xiàn).pdf
- 基于多核網(wǎng)絡(luò)處理器的路由器數(shù)據(jù)轉(zhuǎn)發(fā)平面設(shè)計(jì)與實(shí)現(xiàn).pdf
- 面向多核網(wǎng)絡(luò)處理器軟件框架的研究與實(shí)現(xiàn).pdf
- 異構(gòu)多核網(wǎng)絡(luò)處理器中高性能共享存儲(chǔ)器系統(tǒng)關(guān)鍵技術(shù)研究.pdf
- 基于多核網(wǎng)絡(luò)處理器的IP轉(zhuǎn)發(fā)系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn).pdf
- 基于多核網(wǎng)絡(luò)處理器的數(shù)據(jù)包分類(lèi)算法研究.pdf
- 基于多核網(wǎng)絡(luò)處理器的流重組研究.pdf
- 多核包處理器數(shù)據(jù)控制總線技術(shù)研究.pdf
- 嵌入式多核處理器設(shè)計(jì)與實(shí)現(xiàn)關(guān)鍵技術(shù)研究.pdf
- 異構(gòu)多核網(wǎng)絡(luò)安全處理器硬件優(yōu)化技術(shù)研究.pdf
- 多核網(wǎng)絡(luò)處理器共享存儲(chǔ)控制系統(tǒng)設(shè)計(jì)與優(yōu)化.pdf
- 基于指令插入技術(shù)的多核處理器調(diào)試系統(tǒng)關(guān)鍵技術(shù)研究與實(shí)現(xiàn).pdf
- 基于多核網(wǎng)絡(luò)處理器的IPv6聯(lián)動(dòng)IPS研究與設(shè)計(jì).pdf
- 多核處理器關(guān)鍵技術(shù)研究——運(yùn)算陣列及存儲(chǔ)器的架構(gòu)與實(shí)現(xiàn).pdf
評(píng)論
0/150
提交評(píng)論