多核網(wǎng)絡(luò)處理器數(shù)據(jù)推拉總線協(xié)議關(guān)鍵技術(shù)與實(shí)現(xiàn).pdf

1、隨著互聯(lián)網(wǎng)日新月異的變化和微電子技術(shù)突飛猛進(jìn)的發(fā)展，作為現(xiàn)代網(wǎng)絡(luò)系統(tǒng)的核心設(shè)備網(wǎng)絡(luò)處理器正在向著多核SoC的方向演進(jìn)。多線程數(shù)據(jù)處理器單元以其高度的靈活性和高效的并行處理功能受到了廣泛的歡迎。它所具有的特性使其在面對(duì)網(wǎng)絡(luò)協(xié)議的頻繁更新和網(wǎng)絡(luò)帶寬的快速增加時(shí)顯得更加游刃有余。其中作為網(wǎng)絡(luò)處理器中關(guān)鍵結(jié)構(gòu)之一的總線接口單元承擔(dān)了網(wǎng)絡(luò)處理器大量?jī)?nèi)部資源之間的數(shù)據(jù)通路和控制通路相關(guān)任務(wù)，其設(shè)計(jì)的有效性極大地影響了整個(gè)網(wǎng)絡(luò)處理器系統(tǒng)的性能。因而，

2、推/拉引擎作為總線接口單元的核心機(jī)構(gòu)，其功能的實(shí)現(xiàn)便成為網(wǎng)絡(luò)處理器系統(tǒng)的關(guān)鍵點(diǎn)之一。
　　 本文針對(duì)XDNP多核網(wǎng)絡(luò)處理器所采用的多線程包處理器結(jié)構(gòu)，設(shè)計(jì)了適合多線程多核包處理器的片上集成方案，重點(diǎn)對(duì)基于存儲(chǔ)控制器主導(dǎo)的數(shù)據(jù)總線的數(shù)據(jù)推拉方案進(jìn)行了協(xié)議設(shè)計(jì)與具體的硬件時(shí)序的實(shí)現(xiàn)。文中以推/拉引擎為核心，對(duì)與之相關(guān)的技術(shù)細(xì)節(jié)諸如就緒輪詢機(jī)制、端口爭(zhēng)用的解決、緩沖存儲(chǔ)設(shè)計(jì)以及直接內(nèi)存存取進(jìn)行了研究，并對(duì)與之相關(guān)的設(shè)計(jì)細(xì)節(jié)諸如任務(wù)執(zhí)行