多處理器系統(tǒng)實(shí)時(shí)調(diào)度仿真平臺(tái)的研究與實(shí)現(xiàn).pdf

1、實(shí)時(shí)系統(tǒng)是指能夠及時(shí)響應(yīng)外部發(fā)生的各種事件，并在規(guī)定時(shí)間內(nèi)完成對(duì)事件處理的計(jì)算機(jī)系統(tǒng)。在實(shí)時(shí)系統(tǒng)中，計(jì)算的正確性不僅取決于計(jì)算的邏輯結(jié)果，也取決于結(jié)果產(chǎn)生的時(shí)間。如果實(shí)時(shí)任務(wù)不能在規(guī)定的時(shí)限內(nèi)計(jì)算完成，就可能產(chǎn)生人員傷亡、財(cái)產(chǎn)損失等嚴(yán)重后果。由于實(shí)時(shí)系統(tǒng)具有及時(shí)響應(yīng)、高可靠性、少人工干預(yù)等特征，并且隨著計(jì)算機(jī)系統(tǒng)的高速發(fā)展和實(shí)時(shí)系統(tǒng)理論研究的深入，實(shí)時(shí)系統(tǒng)在許多領(lǐng)域都得到廣泛的應(yīng)用。
　　 實(shí)時(shí)系統(tǒng)越來越復(fù)雜，負(fù)載越來越重，多處

2、理器結(jié)構(gòu)越來越多地用于實(shí)時(shí)系統(tǒng)，實(shí)時(shí)任務(wù)的調(diào)度也越來越復(fù)雜。這給多處理器實(shí)時(shí)系統(tǒng)的工程設(shè)計(jì)帶來了更大的挑戰(zhàn)。如果有一個(gè)多處理器實(shí)時(shí)系統(tǒng)的實(shí)時(shí)調(diào)度仿真平臺(tái)，將為實(shí)時(shí)系統(tǒng)的工程設(shè)計(jì)和理論研究提供一個(gè)很好的輔助工具。
　　 本文研究和開發(fā)了一個(gè)多處理器實(shí)時(shí)系統(tǒng)的實(shí)時(shí)調(diào)度仿真平臺(tái)，為實(shí)時(shí)系統(tǒng)上常用的速率單調(diào)（Rate Monotonic，簡稱RM）調(diào)度算法、截止期單調(diào)(DeadlineMonotonic，簡稱DM)調(diào)度算法、最早截止期優(yōu)

3、先(Earliest Deadline First，簡稱EDF)調(diào)度算法和最小松弛時(shí)間優(yōu)先(Least Laxity First，簡稱LLF)調(diào)度算法提供在多處理器系統(tǒng)上的調(diào)度過程仿真。
　　 本文首先介紹多處理器實(shí)時(shí)系統(tǒng)上的RM調(diào)度算法、DM調(diào)度算法、EDF調(diào)度算法和LLF調(diào)度算法。然后描述了實(shí)時(shí)調(diào)度仿真平臺(tái)的設(shè)計(jì)和實(shí)現(xiàn)方法。特別是系統(tǒng)上實(shí)時(shí)任務(wù)集合的構(gòu)造方法，既滿足了實(shí)時(shí)調(diào)度理論研究中需要驗(yàn)證的大任務(wù)集的構(gòu)造方法，也滿足了工