基于FPGA的全方位視覺的目標(biāo)識(shí)別和并行算法的研究.pdf

1、在嵌入式系統(tǒng)中，利用魚眼鏡頭實(shí)現(xiàn)全景視覺，完成實(shí)時(shí)的目標(biāo)跟蹤的工作。我們采用FPGA+DSP+PC的硬件系統(tǒng)架構(gòu)作為識(shí)別器，使用SAA7113H芯片采集圖像，在由FPGA將采集后的圖像存入到SRAM，SRAM支持FPGA或者DSP讀寫數(shù)據(jù)和地址。在存入SRAM之前，因?yàn)槭褂敏~眼鏡頭，采集后的圖像是畸變的，所以采用FPGA對(duì)圖像進(jìn)行矯正，運(yùn)用Freeman鏈碼進(jìn)行目標(biāo)識(shí)別，尤其是對(duì)直線的識(shí)別，在目標(biāo)識(shí)別之前還有圖像邊緣識(shí)別和二值化等工作都

2、在FPGA中完成，這些工作都需要大量的計(jì)算，高效的FPGA和Altera公司提供的IP可以加快運(yùn)算速度，因此在FPGA上實(shí)現(xiàn)目標(biāo)識(shí)別大大縮短了算法所消耗的時(shí)間，具有實(shí)時(shí)性好的優(yōu)點(diǎn)。DSP主要是控制作用，是FPGA和PC之間的通信紐帶，它通過發(fā)出命令控制FPGA的各項(xiàng)工作，通過USB接口將數(shù)據(jù)和地址信息傳送到。PC機(jī)中，以達(dá)到三者更好的通信。
　　 Systolic陣列結(jié)構(gòu)提供了很好的并行運(yùn)算模式，在硬件環(huán)境FPGA中，實(shí)現(xiàn)泰勒公

3、式。Systolic通常參與多數(shù)據(jù)的數(shù)學(xué)復(fù)雜運(yùn)算，工業(yè)設(shè)計(jì)，和工業(yè)優(yōu)化等問題，而FPGA作為陣列式邏輯結(jié)構(gòu)，和Systolic陣列結(jié)構(gòu)有相似之處，因此可以解決泰勒公式這樣的復(fù)雜運(yùn)算。雖然泰勒公式中有加法，乘法這樣的運(yùn)算，但是利用了Systolic陣列可以輕松的實(shí)現(xiàn)其并行性，同時(shí)保持了FPGA的高性能的特點(diǎn)。我們采用CycloneⅡ的功能結(jié)構(gòu)，同時(shí)應(yīng)用Altera公司提供的IP核，實(shí)現(xiàn)各種運(yùn)算和存儲(chǔ)單元分配等問題.最終可以實(shí)現(xiàn)泰勒公式，這

4、樣可以在沒有現(xiàn)成IP核的情況下，實(shí)現(xiàn)復(fù)雜的數(shù)學(xué)運(yùn)算，為以后的冪指數(shù)運(yùn)算打下基礎(chǔ)。
　　 本課題來源于國家科技部國際科技合作項(xiàng)目：移動(dòng)機(jī)器人和自引導(dǎo)車的全方位視覺導(dǎo)航技術(shù)，以及天津自然基金重點(diǎn)項(xiàng)目：基于全景視覺的嵌入式移動(dòng)安全監(jiān)控組件。本文深入研究了在全方位視覺情況下，對(duì)目標(biāo)識(shí)別，基于DSP+FPGA系統(tǒng)下實(shí)現(xiàn)目標(biāo)識(shí)別有較好的實(shí)時(shí)性。本文對(duì)于并行算法進(jìn)行研究，在FPGA上實(shí)現(xiàn)了，泰勒公式，有較好的并行性，提供了系統(tǒng)的性能。這對(duì)于以