2023年全國(guó)碩士研究生考試考研英語(yǔ)一試題真題(含答案詳解+作文范文)_第1頁(yè)
已閱讀1頁(yè),還剩75頁(yè)未讀, 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡(jiǎn)介

1、本文重點(diǎn)研究了X型處理器的向量運(yùn)算單元的體系結(jié)構(gòu)要求,完成了向量整數(shù)單元的結(jié)構(gòu)設(shè)計(jì)及方案確定,并重點(diǎn)對(duì)向量簡(jiǎn)單定點(diǎn)單元和向量復(fù)雜定點(diǎn)單元的關(guān)鍵模塊電路進(jìn)行了設(shè)計(jì)與驗(yàn)證。
   本文設(shè)計(jì)的向量整數(shù)單元是向量單元的子單元,作為X型處理器運(yùn)算單元的擴(kuò)展單元,負(fù)責(zé)處理寬位定點(diǎn)數(shù)據(jù)。在充分理解PowerPC體系結(jié)構(gòu)的前提下,對(duì)向量定點(diǎn)單元進(jìn)行了全定制設(shè)計(jì),完成了向量簡(jiǎn)單定點(diǎn)單元中的四個(gè)動(dòng)態(tài)運(yùn)算邏輯模塊設(shè)計(jì)、動(dòng)態(tài)邏輯的時(shí)鐘產(chǎn)生電路的設(shè)計(jì);完

2、成了向量復(fù)雜定點(diǎn)單元的Booth模塊、部分積壓縮電路、最終全加電路模塊設(shè)計(jì)。通過仿真驗(yàn)證,對(duì)全加電路進(jìn)行了對(duì)比分析,采用超前進(jìn)位選擇加法器電路代替超前進(jìn)位加法器。使用Verilog-XL、NC-Verilog對(duì)所設(shè)計(jì)的單元模塊進(jìn)行了功能仿真驗(yàn)證,使用Hspice對(duì)向量定點(diǎn)單元中關(guān)鍵模塊、關(guān)鍵電路進(jìn)行了延時(shí)分析、功耗測(cè)量。芯片使用0.13μm工藝實(shí)現(xiàn),版圖設(shè)計(jì)完成之后,對(duì)所設(shè)計(jì)的向量定點(diǎn)單元使用NanoSim進(jìn)行后端仿真。
  

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫(kù)僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

最新文檔

評(píng)論

0/150

提交評(píng)論