基于PowerPC體系結(jié)構(gòu)的向量整數(shù)單元設(shè)計(jì)與實(shí)現(xiàn).pdf

1、本文重點(diǎn)研究了X型處理器的向量運(yùn)算單元的體系結(jié)構(gòu)要求，完成了向量整數(shù)單元的結(jié)構(gòu)設(shè)計(jì)及方案確定，并重點(diǎn)對(duì)向量簡(jiǎn)單定點(diǎn)單元和向量復(fù)雜定點(diǎn)單元的關(guān)鍵模塊電路進(jìn)行了設(shè)計(jì)與驗(yàn)證。
　　 本文設(shè)計(jì)的向量整數(shù)單元是向量單元的子單元，作為X型處理器運(yùn)算單元的擴(kuò)展單元，負(fù)責(zé)處理寬位定點(diǎn)數(shù)據(jù)。在充分理解PowerPC體系結(jié)構(gòu)的前提下，對(duì)向量定點(diǎn)單元進(jìn)行了全定制設(shè)計(jì)，完成了向量簡(jiǎn)單定點(diǎn)單元中的四個(gè)動(dòng)態(tài)運(yùn)算邏輯模塊設(shè)計(jì)、動(dòng)態(tài)邏輯的時(shí)鐘產(chǎn)生電路的設(shè)計(jì)；完

2、成了向量復(fù)雜定點(diǎn)單元的Booth模塊、部分積壓縮電路、最終全加電路模塊設(shè)計(jì)。通過仿真驗(yàn)證，對(duì)全加電路進(jìn)行了對(duì)比分析，采用超前進(jìn)位選擇加法器電路代替超前進(jìn)位加法器。使用Verilog-XL、NC-Verilog對(duì)所設(shè)計(jì)的單元模塊進(jìn)行了功能仿真驗(yàn)證，使用Hspice對(duì)向量定點(diǎn)單元中關(guān)鍵模塊、關(guān)鍵電路進(jìn)行了延時(shí)分析、功耗測(cè)量。芯片使用0.13μm工藝實(shí)現(xiàn)，版圖設(shè)計(jì)完成之后，對(duì)所設(shè)計(jì)的向量定點(diǎn)單元使用NanoSim進(jìn)行后端仿真。