基于FPGA硬件設(shè)計和仿真方法探索與研究.pdf

1、本文以數(shù)字基帶傳輸系統(tǒng)的FPGA硬件實現(xiàn)為例，重點研究并討論了FPGA硬件設(shè)計與科學計算軟件仿真交叉使用的幾種方法。對傳統(tǒng)的FPGA設(shè)計流程進行改進，提出了適合預(yù)設(shè)計系統(tǒng)的特點和需求的新的設(shè)計方法。主要內(nèi)容包括三個方面：系統(tǒng)設(shè)計中融入FPGA硬件設(shè)計和Matlab軟件仿真相結(jié)合的方法；基于DSP Builder的FPGA設(shè)計方法；基于Scilab/Scicos-HDL的FPGA設(shè)計方法的探索和研究。在基于FPGA和Matlab相結(jié)合的設(shè)

2、計方法中，在設(shè)計之初借助Matlab仿真并產(chǎn)生濾波器的抽頭系數(shù)，在設(shè)計中利用Matlab代替FPGA完成開方、對數(shù)等運算，實時輸出運算結(jié)果，在設(shè)計的最后利用Matlab驗證設(shè)計的正確性并分析系統(tǒng)的性能。此外，本文還為Matlab在FPGA設(shè)計過程中的輔助功能集成了可視化的界面，增強程序的可移植性。最后將設(shè)計下載到FPGA芯片中，并使用示波器觀察輸出波形，通過統(tǒng)計誤碼率分析系統(tǒng)的性能。在基于DSP Builder的設(shè)計方法的研究中，首先討

3、論該設(shè)計方法的意義及設(shè)計流程，進而以設(shè)計數(shù)字基帶傳輸系統(tǒng)為例，闡述該設(shè)計方法的應(yīng)用與實現(xiàn)，最后通過設(shè)計過程總結(jié)該設(shè)計方法的優(yōu)勢與不足。
　　 本文提出了基于Scicos-HDL工具箱的設(shè)計方法，首先以設(shè)計數(shù)字基帶傳輸系統(tǒng)為例測試該工具箱的性能，針對庫模塊較少的問題，著重研究Scicos-HDL庫模塊的設(shè)計技術(shù)，并以數(shù)字基帶傳輸系統(tǒng)的模塊設(shè)計為例，將其設(shè)計為Scicos-HDL的庫模塊，實現(xiàn)了既能在Scilab中仿真驗證，又能自動