基于動態(tài)重構(gòu)的多處理器嵌入式系統(tǒng)設(shè)計與實現(xiàn).pdf

1、多處理器技術(shù)已經(jīng)在嵌入式領(lǐng)域中得到了廣泛應(yīng)用，但是在有限的芯片資源中同時嵌入多個處理器無疑會占用過多的芯片空間。動態(tài)重構(gòu)不僅可以解決資源有限的問題，還可以提高系統(tǒng)的可靠性，減少系統(tǒng)功耗。目前，國內(nèi)對這方面的研究較少，所以基于動態(tài)重構(gòu)的多處理器嵌入式系統(tǒng)的設(shè)計是非常有意義的。
　　本文圍繞動態(tài)重構(gòu)多處理器主要做了兩方面的工作:一是T-MIPS微處理器的設(shè)計和重構(gòu):首先設(shè)計T-MIPS微處理器的整體架構(gòu);然后設(shè)計T-MIPS微處理器的

2、指令集和編碼;最后采用三模冗余模式對T-MIPS微處理器進行動態(tài)重構(gòu)并利用馬爾可夫過程分析系統(tǒng)的可靠性。二是增強型浮點協(xié)處理器的設(shè)計和重構(gòu):首先設(shè)計浮點協(xié)處理器的五種浮點運算單元（加法、減法、乘法，除法和開平方根）;然后在浮點協(xié)處理單元的基礎(chǔ)上加入MIPS微處理器中一些簡單的指令，構(gòu)造數(shù)據(jù)路徑和控制單元，使得此浮點協(xié)處理單元不僅可以處理浮點數(shù)據(jù)，同時可以處理整數(shù)和MIPS指令機器碼，即增強型浮點協(xié)處理器;最后采用四模冗余的模式對增強型浮

3、點協(xié)處理器進行動態(tài)重構(gòu)并利用馬爾可夫過程分析系統(tǒng)的可靠性。
　　本文的所有設(shè)計都是圍繞多處理器與動態(tài)重構(gòu)進行的。所有處理器的設(shè)計都是采用Verilog硬件描述語言進行RTL級描述，功能仿真采用Modelsim軟件進行，綜合采用Synplify軟件進行。當(dāng)測試驗證的目標(biāo)芯片為XC5VLX110T時，浮點處理單元中加減法、乘法、除法和開平方根運算單元的主頻分別可達到131.571MHz、123.788MHz、100.986MHz和97