VHDL-R語言的編譯與模擬系統(tǒng).pdf

1、為了科研和教學(xué)的需要,同時(shí)為了完成上海市教委基金項(xiàng)目,我們自主開發(fā)了簡單實(shí)用的EDA平臺(tái),作者完成的是VHDL語言在寄存器傳輸級(jí)的開發(fā)工具—VHDL-R語言的編譯模擬系統(tǒng).作者在設(shè)計(jì)該系統(tǒng)之前,為了深入了解VHDL語言、確立VHDL在RT級(jí)的子集(以下簡稱VHDL-R語言),對(duì)VHDL語言在RT級(jí)的應(yīng)用進(jìn)行了深入的研究,將VHDL語言應(yīng)用在謂詞邏輯定理證明、狀態(tài)空間表示法求解過河問題、DES加密機(jī)的描述,特別是作者還參加了MCS8051

2、 IP核的研制項(xiàng)目.通過上述的VHDL語言應(yīng)用研究,在深入了解VHDL語言和EDA工具基礎(chǔ)上,定義VHDL-R語言,設(shè)計(jì)與實(shí)現(xiàn)了VHDL-R語言的編譯模擬系統(tǒng),主要工作有以下幾點(diǎn):1.VHDL-R語言編譯器的設(shè)計(jì)與實(shí)現(xiàn).主要工作在詞法分析、語法分析、語義分析三大塊展開,在進(jìn)行語法分析時(shí)提出了一種基于遞歸算法的自頂向下語法分析方法,并在語義分析階段根據(jù)基于遞歸算法的自頂向下語法分析方法所用的規(guī)則列表提取了相應(yīng)的編譯信息,生成了中間代碼,供

3、VHDL-R語言模擬器使用.同時(shí)借助對(duì)VHDL-R測(cè)試程序編譯生成的中間代碼驗(yàn)證了基于遞歸算法的自頂向下語法分析方法的正確性.2.VHDL-R語言模擬器的設(shè)計(jì)與實(shí)現(xiàn).主要工作是對(duì)模擬調(diào)度算法的實(shí)現(xiàn)和算法中數(shù)據(jù)結(jié)構(gòu)的改進(jìn),以及在模擬過程中對(duì)條件表達(dá)式和賦值表達(dá)式的處理.3.VHDL-R語言的編譯模擬系統(tǒng)的驗(yàn)證.主要工作是將實(shí)現(xiàn)的VHDL-R語言編譯模擬系統(tǒng)應(yīng)用在兩個(gè)(組合邏輯和微程序控制的)SAP-CPU上,通過實(shí)驗(yàn)數(shù)據(jù)驗(yàn)證了編譯模擬系統(tǒng)