版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)
文檔簡介
1、當(dāng)前,國際上高性能計(jì)算的主流體系結(jié)構(gòu)都是建立在上世紀(jì)40年代馮·諾伊曼的計(jì)算機(jī)理論基礎(chǔ)之上。然而馮·諾伊曼體系結(jié)構(gòu)目前面臨著難以逾越的發(fā)展障礙:在可用性方面,現(xiàn)有體系結(jié)構(gòu)下的實(shí)際應(yīng)用性能僅達(dá)到峰值性能的5%-10%;在實(shí)用性方面,由于采用單一固定配置,用戶無法自主參與計(jì)算資源的配置和計(jì)算過程的控制,必須“削足適履”。尤其是當(dāng)前以硅材質(zhì)為基礎(chǔ)的處理器芯片設(shè)計(jì)中,芯片被鎖定只能執(zhí)行特定的功能,使得現(xiàn)有的CPU缺乏可控性、靈活性和可變性。因此
2、,具有動(dòng)態(tài)可重構(gòu)能力的邏輯門電路和芯片設(shè)計(jì)方面的基礎(chǔ)科學(xué)研究是目前國內(nèi)外研究的前沿和熱點(diǎn)。
當(dāng)前世界上應(yīng)用較廣的可重構(gòu)芯片--現(xiàn)場(chǎng)可編程門陣列(FPGA),可以通過重新連線實(shí)現(xiàn)不同的功能。但FPGA進(jìn)行重新配置的速度是相對(duì)緩慢的,通常每次重新布線都要花費(fèi)幾毫秒,這個(gè)布線時(shí)間使得FPGA無法實(shí)現(xiàn)實(shí)時(shí)的動(dòng)態(tài)的配置。由于這種轉(zhuǎn)換速度的限制,因而大大影響了FPGA技術(shù)的應(yīng)用范圍,在實(shí)際應(yīng)用中,F(xiàn)PGA目前主要用于專用芯片設(shè)計(jì)。近十
3、幾年來,人們提出一種新的計(jì)算方案--混沌計(jì)算,該方案突破了FPGA的重連線的限制,使可重構(gòu)計(jì)算更加靈活。
混沌計(jì)算由Sinha和Ditto于1998年共同提出,當(dāng)年被美國物理聯(lián)合會(huì)(AIP)評(píng)為最有影響力的科學(xué)事跡之一,并被Science News、ScienceDaily、Scientific American和MIT。技術(shù)評(píng)論等廣泛報(bào)道,混沌計(jì)算被Extreme Tech認(rèn)為“The10 Coolest Technol
4、ogies You've Never Heard Of”。
混沌計(jì)算使用固定的電路結(jié)構(gòu)并利用其內(nèi)部的動(dòng)力學(xué)特性,在不改變電路結(jié)構(gòu)的情況下,通過改變系統(tǒng)參數(shù)值,使邏輯元件實(shí)時(shí)地在不同的邏輯門之間進(jìn)行轉(zhuǎn)換,從而實(shí)現(xiàn)不同的計(jì)算功能。與可編程互連線的FPGA技術(shù)不同,混沌計(jì)算實(shí)現(xiàn)了實(shí)時(shí)的動(dòng)態(tài)可重構(gòu)邏輯門。2008年,設(shè)計(jì)出基于混沌計(jì)算原理的VLSI芯片原型(TSMC CMOS,30Mhzclock),相應(yīng)的芯片可以在單位時(shí)鐘內(nèi)完成
5、芯片類型和功能的變換(配置),配置時(shí)間比FPGA芯片快大約百萬倍。Sinha和Ditto等學(xué)者關(guān)于構(gòu)造動(dòng)態(tài)的邏輯計(jì)算的觀點(diǎn)為:“這只能通過很強(qiáng)的非線性(尤其是混沌)來實(shí)現(xiàn)[This can only be achieved through strongly nonlinear(thus typicallychaotic)characteristic]”、“注意在處理器芯片中非線性對(duì)于不同的布爾函數(shù)功能的實(shí)現(xiàn)顯然是必要的[Note tha
6、t nonlinearity in the processing units isclearly necessary for various Boolean imolementations]”。所以從1998年到2008年,十年來國際同行在動(dòng)態(tài)邏輯門設(shè)計(jì)方面大量的工作都集中于利用混沌系統(tǒng)來實(shí)現(xiàn)動(dòng)態(tài)邏輯計(jì)算的研究。然而混沌系統(tǒng)是比較復(fù)雜的,同時(shí)它對(duì)于系統(tǒng)參數(shù)和初值條件極端敏感,并且表現(xiàn)出不規(guī)則性,顯然這些特征對(duì)于設(shè)計(jì)低計(jì)算代價(jià)和高魯棒性的
7、動(dòng)態(tài)邏輯計(jì)算芯片是不利的。若能找到更好的方法來實(shí)現(xiàn)動(dòng)態(tài)邏輯計(jì)算,將會(huì)大大簡化芯片設(shè)計(jì)和實(shí)現(xiàn),并提高邏輯計(jì)算的穩(wěn)定性和可靠性。
本文圍繞設(shè)計(jì)更簡單、魯棒和高效的動(dòng)態(tài)邏輯計(jì)算方案為中心,提出了利用控制和同步線性動(dòng)力系統(tǒng)來設(shè)計(jì)動(dòng)態(tài)邏輯門,給出了系統(tǒng)參數(shù)未知時(shí)保證同步和參數(shù)辨識(shí)的充分條件,實(shí)現(xiàn)了基于線性系統(tǒng)進(jìn)行動(dòng)態(tài)邏輯計(jì)算(簡稱線性系統(tǒng)計(jì)算)。進(jìn)一步,本文提出了基于代數(shù)運(yùn)算(加、減、乘和除)來構(gòu)造動(dòng)態(tài)邏輯門的代數(shù)邏輯計(jì)算,給出了一
8、個(gè)動(dòng)態(tài)邏輯門的設(shè)計(jì)和分析方法--曲線交點(diǎn)法。并且基于代數(shù)邏輯計(jì)算,本文給出了一個(gè)可以在全部16種邏輯模式間進(jìn)行靈活動(dòng)態(tài)轉(zhuǎn)換的雙阱模型,該模型解決了經(jīng)典的XOR分類問題。
本論文的創(chuàng)新工作主要體現(xiàn)在以下幾個(gè)部分:
(1)采用線性系統(tǒng)和門限機(jī)制來模仿不同的邏輯門,通過控制系統(tǒng)的參數(shù)實(shí)現(xiàn)了系統(tǒng)在不同的邏輯運(yùn)算功能之間靈活的轉(zhuǎn)換,在此基礎(chǔ)上討論了比特算數(shù)加法運(yùn)算及存儲(chǔ)的實(shí)現(xiàn),進(jìn)而提出了線性系統(tǒng)計(jì)算的概念。同混沌計(jì)算相
9、比,線性系統(tǒng)計(jì)算在新型的可重構(gòu)的邏輯芯片、可重構(gòu)處理器和可重構(gòu)的集成電路設(shè)計(jì)與制造方面具有明顯的優(yōu)勢(shì)。當(dāng)考慮計(jì)算處理器在組成元件、能耗及轉(zhuǎn)換時(shí)間等方面代價(jià)的時(shí)候,我們發(fā)現(xiàn)基于線性系統(tǒng)構(gòu)成的計(jì)算元件的代價(jià)遠(yuǎn)小于混沌計(jì)算元件的代價(jià)。由于線性系統(tǒng)對(duì)于系統(tǒng)參數(shù)和初始條件的微小變化并不敏感,所以同混沌系統(tǒng)相比,線性系統(tǒng)更適合用來構(gòu)造魯棒的動(dòng)態(tài)邏輯門。
(2)根據(jù)線性系統(tǒng)同步誤差隨著參數(shù)改變而規(guī)則改變的特點(diǎn),我們提出基于同步線性系統(tǒng)來
10、設(shè)計(jì)動(dòng)態(tài)邏輯門?;谕椒椒ǖ膭?dòng)態(tài)邏輯門,一個(gè)潛在的優(yōu)勢(shì)就是可以進(jìn)行遠(yuǎn)程控制,操作者可以在遠(yuǎn)端通過改變控制信號(hào),輕松的利用同步實(shí)現(xiàn)邏輯門及其陣列的靈活轉(zhuǎn)變。我們進(jìn)一步研究了當(dāng)驅(qū)動(dòng)系統(tǒng)參數(shù)未知時(shí),基于同步的參數(shù)估計(jì)與邏輯門設(shè)計(jì)。德國學(xué)者Parlitz首次提出了基于同步辨識(shí)參數(shù)的思想,基于該思想的文章大量發(fā)表,十幾年來該文被引用達(dá)100多次,但我們發(fā)現(xiàn)這個(gè)思想是錯(cuò)誤的,并進(jìn)一步基于Gram矩陣?yán)碚?,系統(tǒng)解決了同步方法中保證辨識(shí)參數(shù)收斂到真值
11、的條件問題。
(3)本文提出基于代數(shù)運(yùn)算(加、減、乘和除)來構(gòu)造動(dòng)態(tài)邏輯門的代數(shù)邏輯計(jì)算。代數(shù)邏輯計(jì)算利用代數(shù)運(yùn)算,通過改變控制指令,使得邏輯門能夠在多種邏輯功能之間進(jìn)行動(dòng)態(tài)轉(zhuǎn)換,進(jìn)而擁有執(zhí)行不同的邏輯運(yùn)算的能力。我們研究了多輸入多輸出動(dòng)態(tài)邏輯門,并分析了噪聲對(duì)于邏輯門的影響,討論了它與混沌計(jì)算和線性系統(tǒng)計(jì)算的異同,給出的相應(yīng)電路設(shè)計(jì)證明了方法的可行性和有效性。同混沌計(jì)算和線性系統(tǒng)計(jì)算相比,代數(shù)邏輯計(jì)算由于沒有使用動(dòng)力學(xué)系
12、統(tǒng),不存在動(dòng)力學(xué)系統(tǒng)的初始化過程和迭代更新運(yùn)算過程。因此利用這種方法,可以構(gòu)造和實(shí)現(xiàn)更加靈活、魯棒、代價(jià)較低的可重構(gòu)的動(dòng)態(tài)計(jì)算設(shè)備。
(4)提出利用雙勢(shì)阱和代數(shù)運(yùn)算構(gòu)造可重構(gòu)動(dòng)態(tài)邏輯門。通過改變模型中阱寬、阱間距和雙阱的位置,實(shí)現(xiàn)了動(dòng)態(tài)邏輯門在16種邏輯間轉(zhuǎn)變。我們分析了各種邏輯門的分布關(guān)系,討論了噪聲的影響并給出了電路。由于該模型利用一個(gè)運(yùn)算單元實(shí)現(xiàn)了在全部16種邏輯門之間進(jìn)行轉(zhuǎn)換,如果把它作為一個(gè)分類器,那么它可以成功
13、解決經(jīng)典的XOR分類問題,XOR分類問題曾使神經(jīng)網(wǎng)絡(luò)的研究經(jīng)歷10余年的蕭條。對(duì)于XOR問題,傳統(tǒng)上需要調(diào)整2層或者3層以上的感知器(至少有9個(gè)參數(shù))來解決。而我們的方法只需要一個(gè)邏輯運(yùn)算單元且只需調(diào)整兩個(gè)參數(shù)。
(5)在靜態(tài)邏輯門的分析和設(shè)計(jì)中,一個(gè)著名的化簡方法是卡諾圖分析法。那么在動(dòng)態(tài)邏輯門設(shè)計(jì)過程中其基本的分析方法是什么?當(dāng)然這是一個(gè)困難的問題。本文對(duì)此進(jìn)行了初步探討,我們提出一個(gè)分析方法--曲線交點(diǎn)法,它不但可以
14、分析各種邏輯門的分布,也可以分析噪聲的影響。通過該方法我們可以很直觀的知道如何改變控制參數(shù)得到不同的邏輯功能。目前已有的動(dòng)態(tài)邏輯門設(shè)計(jì)方案,都可以通過該分析方法來進(jìn)行分析,從而我們?yōu)閯?dòng)態(tài)邏輯門設(shè)計(jì)提供了一個(gè)簡單、直觀、可視的基本分析方法。
綜上所述,本文系統(tǒng)的研究了可重構(gòu)動(dòng)態(tài)邏輯計(jì)算,給出了一系列方法和電路設(shè)計(jì)。所給方法具有明晰的物理意義、模型簡單、易于工程人員理解、不僅在理論上值得深入研究,而且對(duì)于設(shè)計(jì)可控、靈活與可變的
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。
最新文檔
- 動(dòng)態(tài)部分可重構(gòu)系統(tǒng)的設(shè)計(jì)方法及可重構(gòu)計(jì)算研究.pdf
- 基于動(dòng)態(tài)可重構(gòu)計(jì)算的加密通信系統(tǒng)研究.pdf
- FPGA動(dòng)態(tài)可重構(gòu)研究.pdf
- 動(dòng)態(tài)可重構(gòu)的DSM語義研究.pdf
- Soc可重構(gòu)計(jì)算部件之異步可重構(gòu)計(jì)算陣列設(shè)計(jì).pdf
- 邏輯核動(dòng)態(tài)可重構(gòu)的眾核處理器體系結(jié)構(gòu).pdf
- 局部動(dòng)態(tài)可重構(gòu)系統(tǒng)的設(shè)計(jì)與研究.pdf
- 動(dòng)態(tài)可重構(gòu)FPGA的布局布線算法研究.pdf
- 視頻編解碼系統(tǒng)的動(dòng)態(tài)可重構(gòu)研究.pdf
- 動(dòng)態(tài)可重構(gòu)系統(tǒng)及其循環(huán)計(jì)算的位寬管理方法研究.pdf
- 可重構(gòu)計(jì)算系統(tǒng)芯片中的動(dòng)態(tài)數(shù)據(jù)調(diào)度模型及部件的研究.pdf
- 領(lǐng)域?qū)S每芍貥?gòu)計(jì)算結(jié)構(gòu)研究.pdf
- 時(shí)間序列預(yù)測(cè)的可重構(gòu)計(jì)算研究.pdf
- 動(dòng)態(tài)部分可重構(gòu)交換式線卡的研究.pdf
- 動(dòng)態(tài)可重構(gòu)FPGA的電路測(cè)試技術(shù)研究.pdf
- DReNoC:基于片上網(wǎng)絡(luò)的動(dòng)態(tài)可重構(gòu)計(jì)算系統(tǒng)研究與實(shí)現(xiàn).pdf
- 動(dòng)態(tài)可重構(gòu)協(xié)處理器研究.pdf
- FPGA動(dòng)態(tài)可重構(gòu)設(shè)計(jì)方法研究.pdf
- 動(dòng)態(tài)可重構(gòu)系統(tǒng)任務(wù)劃分方法研究.pdf
- 基于FPGA的動(dòng)態(tài)局部可重構(gòu)系統(tǒng)研究.pdf
評(píng)論
0/150
提交評(píng)論