高性能大動(dòng)態(tài)范圍CMOS圖像傳感器控制電路的設(shè)計(jì).pdf

1、該論文是天津市重點(diǎn)科技攻關(guān)項(xiàng)目"高性能大動(dòng)態(tài)范圍CMOS圖像傳感器設(shè)計(jì)"的一部分.由于CMOS成熟的工藝和固體圖像傳感器技術(shù)的研究成果,CMOS圖像傳感器發(fā)展迅猛,以其功耗低,動(dòng)態(tài)范圍寬,可靠性高,體積小,價(jià)格便宜等特點(diǎn),成為圖像處理技術(shù)中的關(guān)鍵設(shè)備,廣泛應(yīng)用于攝像機(jī)、數(shù)碼相機(jī)、移動(dòng)通訊產(chǎn)品、安全監(jiān)控、汽車安全氣囊、指紋識(shí)別等領(lǐng)域.該項(xiàng)目的完成可以為設(shè)計(jì)圖像采集和處理方面的專用集成電路以及實(shí)現(xiàn)系統(tǒng)集成奠定堅(jiān)實(shí)的基礎(chǔ),并具有廣闊的市場(chǎng)前景

2、.該論文主要論述了圖像傳感器控制電路的系統(tǒng)設(shè)計(jì)和實(shí)現(xiàn)方法.針對(duì)雙采樣結(jié)構(gòu)的圖像傳感器,論文中詳細(xì)地闡述和分析了常用的并行式曝光方式和滾筒式曝光方式的時(shí)序關(guān)系,在滾筒式曝光方式的基礎(chǔ)上提出了一種新的時(shí)序關(guān)系:改進(jìn)的滾筒式曝光方式.采用這種時(shí)序關(guān)系,不僅可以簡(jiǎn)化圖像傳感器像素單元結(jié)構(gòu),實(shí)現(xiàn)列共用雙采樣的存儲(chǔ)節(jié)點(diǎn),還提高了圖像采集和處理速度.在控制電路的設(shè)計(jì)過(guò)程中,遵循自頂向下的設(shè)計(jì)方法,在時(shí)序關(guān)系分析的基礎(chǔ)上完成模塊的劃分,運(yùn)用Verilo

3、g硬件描述語(yǔ)言分別進(jìn)行各子模塊的程序設(shè)計(jì),功能仿真,綜合以及綜合后的門級(jí)仿真.在各子模塊設(shè)計(jì)無(wú)誤的前提下,完成整體模塊的調(diào)試,綜合和仿真.在Verilog程序設(shè)計(jì)中,將Verilog源代碼的可綜合性和設(shè)計(jì)的可靠性視為優(yōu)先考慮的問(wèn)題.各子模塊的源代碼全部采用可綜合的Verilog語(yǔ)句編寫.采用雙時(shí)鐘控制,使綜合后的設(shè)計(jì)更加可靠.針對(duì)設(shè)計(jì)的高速要求,優(yōu)化設(shè)計(jì)中的關(guān)鍵路徑,將延遲降到最低.在Altera的FPGA軟件平臺(tái)上綜合后,該設(shè)計(jì)工作頻