基于FPGA的空時分組碼的設(shè)計與實現(xiàn).pdf

1、隨著第三代移動通信系統(tǒng)(3G)向商業(yè)化的邁進，以及超三代(Beyond3G)或被稱之為第四代(4G)移動通信系統(tǒng)的發(fā)展，對更高速率、更大容量和更好服務(wù)質(zhì)量的通信系統(tǒng)的需求正在不斷增長。另一方面，可利用的無線頻譜資源是有限的，如果通信頻譜的利用率得不到顯著提高，就不可能滿足現(xiàn)在以及未來通信中的這些需求。在無線信道上提高數(shù)據(jù)傳輸速率和質(zhì)量的最有效途徑就是采用多輸入多輸出(MIMO)技術(shù)，MIMO技術(shù)在不增加帶寬的情況下，能夠成倍地提高通信系

2、統(tǒng)的容量和頻譜利用率，是新一代無線移動通信系統(tǒng)廣泛采用的關(guān)鍵技術(shù)之一。而實現(xiàn)MIMO的有效方式之一就是采用空時編碼技術(shù)?；谡焕碚摰目諘r分組碼(STBC)由于具有相對簡單的線性編譯碼結(jié)構(gòu)，頻譜利用率高，能夠有效地提高衰落信道環(huán)境下通信系統(tǒng)的抗噪聲性能，已經(jīng)成為第三代和第四代移動通信中的主流編碼技術(shù)。
　　 本文首先介紹了無線衰落信道的特點，對空時分組碼的編譯碼原理及其算法進行了分析。在此基礎(chǔ)上，提出了基于現(xiàn)場可編程邏輯門陣列(

3、FPGA)的空時分組碼實現(xiàn)的設(shè)計方案，實現(xiàn)了基于FPGA的兩發(fā)兩收空時分組碼編譯碼器。結(jié)合Matlab構(gòu)造的衰落信道，完成了對所實現(xiàn)的空時分組碼編譯碼器的基帶性能的仿真驗證。仿真實驗結(jié)果表明本方案能夠很好的完成空時分組碼的編譯碼功能，從而說明本文利用FPGA實現(xiàn)空時分組碼編譯碼的方案是可行的。從空時分組碼的發(fā)展來看，對其進行的理論研究已經(jīng)非常充分，但關(guān)于在硬件基礎(chǔ)上實現(xiàn)這一先進的編碼技術(shù)的文獻資料還不是很多，尤其是基于FPGA實現(xiàn)的文獻