基于SOPC技術(shù)的HDB3編碼器設(shè)計(jì).pdf

1、HDB3碼作為基帶傳輸信號(hào),因具有無(wú)直流分量,低頻分量小,定時(shí)信號(hào)易于提取,且譯碼簡(jiǎn)單等特點(diǎn)而得到廣泛運(yùn)用。與其它常用的非歸零碼相比,它具有更好的抗干擾性能和較強(qiáng)的檢錯(cuò)能力,更適合于長(zhǎng)距離的信道傳輸。因此對(duì)HDB3編碼方法和硬件實(shí)現(xiàn)進(jìn)行研究具有現(xiàn)實(shí)意義。
　　傳統(tǒng)對(duì)編碼器的設(shè)計(jì)通常都是采用分立元件的方式來(lái)完成,但隨著編碼的復(fù)雜程度不斷加大,需要更多的分立元件來(lái)完成編碼器的設(shè)計(jì),這樣就會(huì)使得設(shè)計(jì)的編碼器體積較大,結(jié)構(gòu)較為復(fù)雜,功耗較

2、高,對(duì)調(diào)試及安裝造成一定的困難。
　　本設(shè)計(jì)綜合使用可編程邏輯器件和SOPC技術(shù)實(shí)現(xiàn)HDB3編碼器的設(shè)計(jì)。首先,設(shè)計(jì)使用Verilog語(yǔ)言實(shí)現(xiàn)了編碼器模塊的硬件電路設(shè)計(jì),并完成了編碼器各模塊編譯和編碼波形仿真及驗(yàn)證,生成了一個(gè)具有HDB3編碼功能的邏輯電路模塊。之后,使用SOPC技術(shù)把生成的編碼器模塊與CPU處理器、存儲(chǔ)器,外設(shè)IO端口控制電路等硬件系統(tǒng)集成在一個(gè)可編程芯片Cyclone II里,通過(guò)設(shè)定的IO接口,能夠?qū)崿F(xiàn)對(duì)HD